SinoMCU 8 位单片机

MC30P6240

用户手册

V1.2

上海晟矽微电子股份有限公司

Shanghai SinoMCU Microelectronics Co., Ltd.

目录

1	产品概要	4
1.1	产品特性	4
1.2	订购信息	5
1.3	引脚排列	5
1.4	端口说明	6
2	电气特性	7
2.1	极限参数	7
2.2	直流电气特性	7
2.3	交流电气特性	8
2.4	CMP 特性参数	9
3	CPU 及存储器	10
3.1	指令集	10
3.2	程序存储器	12
3.3	数据存储器	12
3.4	堆栈	13
3.5	控制寄存器	13
3.6	用户配置字	15
4	系统时钟	16
4.1	内部高频 RC 振荡器	17
4.2	内部低频 RC 振荡器	17
4.3	外部晶体振荡器	17
4.4	工作模式	17
4.5	低功耗模式	18
5	复位	19
5.1	复位条件	19
5.2	上电复位	19
5.3	外部复位	20
5.4	低电压复位	20
5.5	看门狗复位	20
6	I/O 端口	21
6.1	I/O 工作模式	21
6.2	内部上/下拉电阻	22
6.3	端口模式控制	22
7	定时器 TIMER	23
7.1	看门狗定时器 WDT	23
7.2	定时器 T0	24
7.3	定时器 T1	26
8	比较器 CMP 和低电压检测 LVD	31
9	中断	33
9.1	外部中断	33
9.2	定时器中断	33
9.3	比较器 CMP 中断	33

9.4	键盘中断.....	33
9.5	中断相关寄存器.....	34
10	特性曲线.....	36
10.1	I/O 特性.....	36
10.2	功耗特性.....	40
10.3	模拟电路特性.....	45
11	封装尺寸.....	50
11.1	SOP14.....	50
11.2	DIP14.....	50
11.3	SOP8.....	51
11.4	DIP8.....	51
12	修订记录.....	52

1 产品概要

1.1 产品特性

- 8 位 CPU 内核
 - ◇ 精简指令集，5 级深度硬件堆栈
 - ◇ CPU 为单时钟，仅在系统主时钟下运行
 - ◇ 系统主时钟下 F_{CPU} 可配置为 2/4 分频
- 存储器
 - ◇ 1K×14 位 OTP 型程序存储器
 - ◇ 49 字节 SRAM/REG 型通用数据存储器，支持直接寻址、间接寻址等多种寻址方式
- 2 组共 12 个 I/O
 - ◇ P0 (P00~P03), P1 (P10~P17)
 - ◇ P13 为输入/开漏输出口，可复用为外部复位 RST 输入，编程时为高压 VPP 输入
 - ◇ P15/P14 可复用为外部时钟振荡器输入/输出
 - ◇ 所有端口均内置上拉电阻，P10~P12 内置下拉电阻，均可单独使能/禁用
 - ◇ P10~P12/P14~P17 可选开漏或推挽输出
 - ◇ 所有端口均支持键盘中断唤醒功能
- 系统时钟源
 - ◇ 内置高频 RC 振荡器 (16MHz/8MHz/4MHz/2MHz/1MHz/455KHz)，可用作系统主时钟源
 - ◇ 支持外接高频晶体振荡器 (455KHz/4MHz~16MHz)，可用作系统主时钟源
 - ◇ 内置低频 RC 振荡器 (32KHz)，可用作系统主时钟源或系统低频时钟源
 - ◇ 支持外接低频晶体振荡器 (32768Hz)，可用作系统主时钟源或系统低频时钟源
- 系统工作模式
 - ◇ 运行模式：CPU 在系统主时钟下运行
 - ◇ 休眠模式：CPU 停止运行，系统主时钟源停止工作
- 内部自振式看门狗计数器 (WDT)
 - ◇ 与定时器 T0 共用预分频器
 - ◇ 溢出时间可配置：4.5ms/18ms/72ms/288ms (无预分频)
 - ◇ 工作模式可配置：开启 WDT、关闭 WDT；也可软件控制开启或关闭
- 2 个定时器
 - ◇ 8 位定时器 T0，支持 RTC 时钟源，可实现外部计数功能，与 WDT 共用预分频器
 - ◇ 8 位定时器 T1，可实现外部计数、BUZ 功能、4 路共周期独立占空比的 PWM 功能 (可组合成 2 对反向的带死区互补 PWM)
- 1 个比较器 CMP
 - ◇ 比较器输入共模 0 ~ (VDD-1.4V)，输出迟滞 ±2%
 - ◇ 正输入端可选择外部输入电压，或内部参考电压 V_{IR} (0.5V)
 - ◇ 负输入端可选择外部输入电压，或内部 VDD 分压
 - ◇ 输出上升或下降沿产生中断
 - ◇ 可用作低电压检测 LVD
- 中断
 - ◇ 外部中断 (INT)，键盘中断 (P00~P03, P10~P17)
 - ◇ 定时器中断 (T0~T1)，比较器 CMP 中断

- 低电压复位 LVR: 1.8V/2.0V/2.3V/2.7V/3.0V
- 低电压检测 LVD
 - ◇ 1.8V/2.0V/2.1V/2.2V/2.4V/2.5V/2.6V/2.7V/2.8V/3.0V/3.2V/3.3V/3.6V/4.0V/4.2V
 - ◇ 可选择端口 CMPN 输入电压与内部参考电压 V_{IR} (0.5V) 比较
- 工作电压
 - ◇ $V_{LVR30} \sim 5.5V$ @ $F_{cpu} = 0 \sim 8MHz$
 - ◇ $V_{LVR23} \sim 5.5V$ @ $F_{cpu} = 0 \sim 4MHz$
 - ◇ $V_{LVR20} \sim 5.5V$ @ $F_{cpu} = 0 \sim 2MHz$
 - ◇ $V_{LVR18} \sim 5.5V$ @ $F_{cpu} = 0 \sim 32KHz/2$
- 封装形式: SOP14/DIP14/SOP8/DIP8

1.2 订购信息

产品名称	封装形式	备注
MC30P6240A0J	SOP14	
MC30P6240A0B	DIP14	
MC30P6240A0H	SOP8	
MC30P6240A0A	DIP8	

1.3 引脚排列

MC30P6240A0J/A0B

MC30P6240A0H/A0A

1.4 端口说明

端口名称	类型	功能说明
VDD	P	电源
GND	P	地
P00~P03, P14~P17	D	GPIO, 内部上拉
P10~P12	D	GPIO, 内部上/下拉
P13	D	开漏 IO, 内部上拉
INT	DI	外部中断输入
TC0~TC1	DI	定时器 T0~T1 的外部计数输入
PWM1A~PWM1D	DO	定时器 T1 的 4 路 PWM 输出
BUZ1	DO	定时器 T1 的 BUZ 输出
CMPP, CMPN	AI	比较器 CMP 正端、负端输入
OSCI, OSCO	A	外部时钟振荡器输入/输出
RST	DI	外部复位输入
SCK, SDI, SDO	D	编程时钟/数据输入/数据输出接口
VPP	P	编程高压输入

注：P-电源；D-数字输入输出，DI-数字输入，DO-数字输出；A-模拟输入输出，AI-模拟输入，AO-模拟输出。

2 电气特性

2.1 极限参数

参数	符号	值	单位
电源电压	VDD	-0.3~6.0	V
输入电压	Vin	-0.3~VDD+0.3	V
工作温度	Ta	-40~85	°C
储存温度	Tstg	-65~150	°C
流入 VDD 最大电流	IVDDmax	50	mA
流出 GND 最大电流	IGNDmax	50	mA

注：若芯片工作条件超过极限值，将会造成永久性损坏；若芯片长时间工作在极限条件下，将会影响其可靠性。

2.2 直流电气特性

VDD=5V, T=25°C

特性	符号	端口	条件	最小	典型	最大	单位
工作电压 (最小值暂定)	VDD	VDD	Fcpu=0~8MHz	VLVR30		5.5	V
			Fcpu=0~4MHz	VLVR23		5.5	
			Fcpu=0~2MHz	VLVR20		5.5	
			Fcpu=0~1MHz	VLVR20		5.5	
			Fcpu=0~500KHz	VLVR20		5.5	
			Fcpu=0~455KHz/2	VLVR20		5.5	
			Fcpu=0~32KHz/2	VLVR18		5.5	
输入漏电流	Ileak	所有输入脚	VDD=5V	-1		1	uA
输入高电平	Vih1	所有输入脚	SMT 开启, 阈值选择配置项 1	2			V
	Vih2	所有输入脚	SMT 开启, 阈值选择配置项 2	0.8VDD			V
	Vih3	所有输入脚	SMT 关闭	2			V
输入低电平	Vil1	所有输入脚	SMT 开启, 阈值选择配置项 1			0.8	V
	Vil2	所有输入脚	SMT 开启, 阈值选择配置项 2			0.2VDD	V
	Vil3	所有输入脚	SMT 关闭			1.0	V
输出拉电流	Ioh	推挽输出脚	VDD=5V, Voh=4.4V		20		mA
输出灌电流	Iol	所有输出脚	VDD=5V, Vol=0.6V		30		mA
上拉电阻	Rpu1	P0, P1	Vin=0, 阻值选择配置项 1	40	80	160	KΩ
	Rpu2	P0,P1(除 P13)	Vin=0, 阻值选择配置项 2	10	20	40	KΩ
下拉电阻	Rpd	P10-P12	Vin=VDD=5V	60	125	250	KΩ

动态功耗	I _{dd}	VDD	F _{cpu} =8MHz@HIRC 16MHz		2.9		mA
			F _{cpu} =8MHz@XTAL 16MHz		3.6		mA
			F _{cpu} =4MHz@HIRC 8MHz		1.6		mA
			F _{cpu} =4MHz@XTAL 8MHz		2.0		mA
			F _{cpu} =2MHz@HIRC 4MHz		900		uA
			F _{cpu} =2MHz@XTAL 4MHz		1.3		mA
			F _{cpu} =1MHz@HIRC 2MHz		580		uA
			F _{cpu} =500KHz@HIRC 1MHz		420		uA
			F _{cpu} =227.5KHz@HIRC 455KHz		330		uA
			F _{cpu} =227.5KHz@XTAL 455KHz		700		uA
			VDD=5V, F _{cpu} =F _{LIRC} /2, LVR 开		8		uA
			VDD=5V, F _{cpu} =F _{LEXT} /2, LVR 开		18		uA
休眠模式功耗	I _{stop}	VDD	WDT 关, LVR 关		0.1	1	uA
			VDD=5V, WDT 开, LVR 关		0.9	3	uA
			VDD=5V, WDT 开, LVD 开		20	40	uA
			VDD=5V, LEXT 开, LVR 关		15	30	uA
低压复位电压	V _{LVR18}	VDD		-5%	1.8	+5%	V
	V _{LVR20}			-5%	2.0	+5%	V
	V _{LVR23}			-5%	2.3	+5%	V
	V _{LVR27}			-5%	2.7	+5%	V
	V _{LVR30}			-5%	3.0	+5%	V
低压检测电压	V _{LVD}	VDD		-10%		+10%	V

注：功耗特性参数的条件说明中，诸如 HIRC/LIRC/WDT/LVR/LVD/ADC 等未注明模块，默认其为关闭状态。

2.3 交流电气特性

特性	符号	条件	最小	典型	最大	单位
HIRC 振荡频率	F _{HIRC}	VDD=5V, T=25°C	-3%		+3%	
		VDD=2.0V~5.5V, T=-40°C~85°C	-5%		+5%	
LIRC 振荡频率	F _{LIRC}	VDD=5V, T=25°C	-50%	32	+50%	KHz
16M 晶振起振电压		T=25°C	3			V
8M 晶振起振电压		T=25°C	2.3			V
4M 晶振起振电压		T=25°C	2.0			V
455K 晶振起振电压		T=25°C	2.0			V
32768 晶振起振电压		T=25°C	1.8			V
32768 晶振起振时间		VDD=5V, T=25°C		1		s

2.4 CMP 特性参数

VDD=5V, T=25°C

特性	符号	条件	最小	典型	最大	单位
CMP 有效工作电压	V _{CMP}	T=-40°C~85°C	2.0		5.5	V
工作电流	I _{CMP}			10		uA
输入失调电压	V _{offset}		-15		+15	mV
输入共模电压	V _{com}		0		VDD-1.4	V
输出回滞电压	V _{hys}		5	12	30	mV
响应时间	T _{RESP}			50		us
内部参考电压	V _{IR}		-15%	0.5	+15%	V

3 CPU 及存储器

3.1 指令集

本芯片指令集为精简指令集。除程序跳转类指令，其余指令均为单周期指令，即执行时间为 1 个指令周期；所有指令均为单字指令，即指令码只占用 1 个程序存储器地址空间。

指令汇总表

助记符	说明	操作	周期	长度	标志
ADDAR R	R 和 ACC 相加，结果存到 ACC	R+ACC→ACC	1	1	C,DC,Z
ADDRA R	R 和 ACC 相加，结果存到 R	R+ACC→R	1	1	C,DC,Z
ADGAR R	R 和 ACC 相加 (带 C 标志)，结果存到 ACC	R+ACC+C→ACC	1	1	C,DC,Z
ADGRA R	R 和 ACC 相加 (带 C 标志)，结果存到 R	R+ACC+C→R	1	1	C,DC,Z
RSUBAR R	R 和 ACC 相减，结果存到 ACC	R-ACC→ACC	1	1	C,DC,Z
RSUBRA R	R 和 ACC 相减，结果存到 R	R-ACC→R	1	1	C,DC,Z
RSBCAR R	R 和 ACC 相减 (带 C 标志)，结果存到 ACC	R-ACC-/C→ACC	1	1	C,DC,Z
RSBCRA R	R 和 ACC 相减 (带 C 标志)，结果存到 R	R-ACC-/C→R	1	1	C,DC,Z
ANDAR R	R 和 ACC 与操作，结果存到 ACC	R and ACC→ACC	1	1	Z
ANDRA R	R 和 ACC 与操作，结果存到 R	R and ACC→R	1	1	Z
ORAR R	R 和 ACC 或操作，结果存到 ACC	R or ACC→ACC	1	1	Z
ORRA R	R 和 ACC 或操作，结果存到 R	R or ACC→R	1	1	Z
XORAR R	R 和 ACC 异或操作，结果存到 ACC	R xor ACC→ACC	1	1	Z
XORRA R	R 和 ACC 异或操作，结果存到 R	R xor ACC→R	1	1	Z
COMAR R	对 R 取反，结果存到 ACC	R 取反→ACC	1	1	Z
COMR R	对 R 取反，结果存到 R	R 取反→R	1	1	Z
RLAR R	R 循环左移 (带 C 标志)，结果存到 ACC	R[7]→C R[6:0]→ACC[7:1] C→ACC[0]	1	1	C
RLR R	R 循环左移 (带 C 标志)，结果存到 R	R[7]→C R[6:0]→R[7:1] C→R[0]	1	1	C
RRAR R	R 循环右移 (带 C 标志)，结果存到 ACC	C→ACC[7] R[7:1]→ACC[6:0] R[0]→C	1	1	C
RRR R	R 循环右移 (带 C 标志)，结果存到 R	C→R[7] R[7:1]→R[6:0] R[0]→C	1	1	C
SWAPAR R	交换 R 的高低半字节，结果存到 ACC	R[7:4]→ACC[3:0] R[3:0]→ACC[7:4]	1	1	-
SWAPR R	交换 R 的高低半字节，结果存到 R	R[7:4]→R[3:0] R[3:0]→R[7:4]	1	1	-

MOVRA	R	将 ACC 存到 R	ACC→R	1	1	-
MOVAR	R	将 R 存到 ACC	R→ACC	1	1	Z
MOVR	R	将 R 存到 R	R→R	1	1	Z
CLRA		对 ACC 清零	0→ACC	1	1	Z
CLRR	R	对 R 清零	0→R	1	1	Z
INCAR	R	R 加 1, 结果存到 ACC	R+1→ACC	1	1	Z
INCR	R	R 加 1, 结果存到 R	R+1→R	1	1	Z
DECAR	R	R 减 1, 结果存到 ACC	R-1→ACC	1	1	Z
DECR	R	R 减 1, 结果存到 R	R-1→R	1	1	Z
JZAR	R	R 加 1, 结果存到 ACC; 结果为 0 则跳过下一条指令	R+1→ACC; 结果为 0 则 PC+2→PC	1/2	1	-
JZR	R	R 加 1, 结果存到 R; 结果为 0 则跳过下一条指令	R+1→R; 结果为 0 则 PC+2→PC	1/2	1	-
DJZAR	R	R 减 1, 结果存到 ACC; 结果为 0 则跳过下一条指令	R-1→ACC; 结果为 0 则 PC+2→PC	1/2	1	-
DJZR	R	R 减 1, 结果存到 R; 结果为 0 则跳过下一条指令	R-1→R; 结果为 0 则 PC+2→PC	1/2	1	-
BCLR	R, b	对 R 的第 b 位清 0	0→R[b]	1	1	-
BSET	R, b	对 R 的第 b 位置 1	1→R[b]	1	1	-
JBCLR	R, b	若 R 的第 b 位为 0 则跳过下一条指令	若 R[b]=0, 则 PC+2→PC	1/2	1	-
JBSET	R, b	若 R 的第 b 位为 1 则跳过下一条指令	若 R[b]=1, 则 PC+2→PC	1/2	1	-
ADDAI	K	K 和 ACC 相加, 结果存到 ACC	K+ACC→ACC	1	1	C,DC,Z
ISUBAI	K	K 和 ACC 相减, 结果存到 ACC	K-ACC→ACC	1	1	C,DC,Z
ANDAI	K	K 和 ACC 与操作, 结果存到 ACC	K and ACC→ACC	1	1	Z
ORAI	K	K 和 ACC 或操作, 结果存到 ACC	K or ACC→ACC	1	1	Z
XORAI	K	K 和 ACC 异或操作, 结果存到 ACC	K xor ACC→ACC	1	1	Z
MOVAI	K	将 K 存到 ACC	K→ACC	1	1	-
CALL	K	子程序调用	PC+1→TOS K→PC[10:0]	2	1	-
GOTO	K	无条件跳转	K→PC[10:0]	2	1	-
RETURN		从子程序返回	TOS→PC	2	1	-
RETAI	K	从子程序返回, 并将 K 存到 ACC	TOS→PC K→ACC	2	1	-
RETIE		从中断返回	TOS→PC 1→GIE	2	1	-
NOP		空操作	空操作	1	1	-
DAA		BCD 码加法后, 将 ACC 的值调整为 BCD 码	ACC(十六进制)→ACC(十进制)	1	1	C
DSA		BCD 码减法后, 将 ACC 的值调整为 BCD 码	ACC(十六进制)→ACC(十进制)	1	1	-
CLRWDT		清看门狗定时器	0→WDT	1	1	TO,PD
STOP		进入低功耗模式	0→WDT; 进入低功耗模式	1	1	TO,PD

注:

1. ACC-算术逻辑单元累加器, R-数据存储器, K-立即数;
2. 对于条件跳转类指令, 若跳转条件成立, 则指令需 2 个周期, 否则只需 1 个周期;

3.2 程序存储器

本芯片的程序存储器为 OTP 型存储器，1K×14 位的地址空间范围为 0000H~03FFH。

程序存储器地址分配如下图所示：

复位向量 (0000H)
通用程序区 (0000H - 0007H)
中断向量 (0008H)
通用程序区 (0000H - 03FFH)

3.3 数据存储器

数据存储器包括通用数据存储器 GPR 和特殊功能寄存器 SFR，具体地址分配参照下表。GPR/SFR 可直接寻址或通过 INDF 间接寻址。

数据存储器区地址映射表

地址	类型	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F
00H-07H	SFR	INDF	TOCNT	PCL	STATUS	FSR	P0	P1	GPR0
08H-0FH		MCR	P1KBCR		PUDCON	ODCON	PUCON	INTE	INTF
10H-3FH	GPR	通用数据存储器区							
40H-47H	SFR	P0KBCR	T0CR	T1DATD	CMPCR	INTF1	DDR0	DDR1	PWMCR1
48H-4FH		PWMCR0	T1DATB	T1DATC	TM0CR	T1CR	T1CNT	T1LOAD	T1DATA
50H-7FH	保留								

注：

- 1、上表中灰色部分地址为系统保留区，读出数据不确定，写入操作可能会影响芯片正常工作；
- 2、SFR 中的 GPR0 (07H) 可用作通用数据存储器 GPR；

数据存储器地址组成

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	寻址模式
/	/	0	0	0	0	0	0	0	来自指令的 7 位地址							直接寻址模式
/	/	0	0	0	0	0	0	0	FSR							间接寻址模式

直接寻址模式，是以指令的低 7 位为数据存储器地址，通过指令访问，寻址范围为 00H~7FH。例：通过直接寻址模式将数据 55H 写入数据存储器 10H 地址

MOVAI 55H
 MOVRA 10H : 将数据 55H 写入数据存储器 10H 地址

间接寻址模式，是以 FSR 为数据存储器地址指针，通过 INDF 访问，寻址范围为 00H~7FH。例：
 通过间接寻址模式将数据 55H 写入数据存储器 10H 地址

MOVAI 10H
 MOVRA FSR
 MOVAI 55H
 MOVRA INDF : 将数据 55H 写入 FSR 指向的数据存储器中

3.4 堆栈

5 级堆栈深度，当程序响应中断或执行子程序调用指令时 CPU 会将 PC 自动压栈保存；当执行中断返回指令或子程序返回指令时，栈顶数据自动出栈载入 PC。

3.5 控制寄存器

间接寻址寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INDF	INDF7	INDF6	INDF5	INDF4	INDF3	INDF2	INDF1	INDF0
R/W	R/W							
初始值	X	X	X	X	X	X	X	X

BIT[7:0] **INDF[7:0]** – 间接寻址寄存器

INDF: INDF 不是物理寄存器，对 INDF 寻址实际是对 FSR 指向的数据存储器地址进行访问，从而实现间接寻址模式。

数据指针寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
FSR	-	FSR6	FSR5	FSR4	FSR3	FSR2	FSR1	FSR0
R/W	R	R/W						
初始值	1	0	0	0	0	0	0	0

BIT[6:0] **FSR[6:0]** – 数据指针寄存器

FSR: 间接寻址模式的指针。

程序指针计数器低字节

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PCL	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
R/W	R/W							

初始值	0	0	0	0	0	0	0	0
-----	---	---	---	---	---	---	---	---

BIT[7:0] **PC[7:0]** – 程序指针计数器低 8 位

程序指针计数器 (PC) 有以下几种操作模式:

- ◇ 顺序运行指令: $PC = PC + 1$;
- ◇ 分支指令 GOTO/CALL: $PC =$ 指令码低 11 位;
- ◇ 返回指令 RETIE/RETURN/RETAI: $PC =$ 堆栈栈顶 (TOS);

对 PCL 操作指令:

- ◇ 对 PCL 操作的加法指令: $PC = (PC[10:0] + ALU[7:0])$;
- ◇ 对 PCL 操作的其它指令: $PC = \{PC[10:8], ALU[7:0](ALU \text{ 运算结果})\}$;

CPU 状态寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
STATUS	RST	-	-	TO	PD	Z	DC	C
R/W	R/W	-	-	R	R	R/W	R/W	R/W
初始值	0	-	-	1	1	X	X	X

BIT[7] **RST** – 唤醒源标志位

- 0: 芯片通过其他唤醒源唤醒;
- 1: 芯片通过键盘中断唤醒;

BIT[4] **TO** – 看门狗溢出标志位

- 0: 发生 WDT 溢出;
- 1: 上电复位, 或执行 CLRWDT/STOP 指令;

BIT[3] **PD** – 进入低功耗模式标志位

- 0: 执行 STOP 指令;
- 1: 上电复位, 或执行 CLRWDT 指令;

BIT[2] **Z** – 零标志位

- 0: 算术或逻辑运算的结果不为零;
- 1: 算术或逻辑运算的结果为零;

BIT[1] **DC** – 半字节进/借位标志位

- 0: 加法运算时半字节无进位; 减法运算时半字节有借位;
- 1: 加法运算时半字节有进位; 减法运算时半字节无借位;

BIT[0] **C** – 进/借位标志位

- 0: 加法运算时无进位; 减法运算时有借位; 移位后移出逻辑 0;
- 1: 加法运算时有进位; 减法运算时无借位; 移位后移出逻辑 1;

4 系统时钟

本芯片为双时钟系统(可配置为单时钟系统),内部电路均在系统主时钟 Fosc 或系统低频时钟 FLOsc 下工作,部分模块的时钟还可在 Fosc 和 FLOsc 之间切换。

系统时钟示意图

系统主时钟 Fosc 可配置为下述时钟之一:

- ◇ 内部高频 RC 振荡器 HIRC (16MHz/8MHz/ 4MHz/2MHz/1MHz/455KHz) 时钟 FHIRC;
- ◇ 内部低频 RC 振荡器 LIRC (32KHz) 时钟 FLIRC;
- ◇ 外部晶体振荡器 XTAL (16MHz/8MHz/4MHz/455KHz/32768Hz) 时钟 FXTAL;

系统低频时钟 FLOsc 可配置为下述时钟之一:

- ◇ 内部低频 RC 振荡器 LIRC (32KHz) 时钟 FLIRC;
- ◇ 外部低频晶体振荡器 LEXT (32768Hz) 时钟 FLEXT;

CPU 的时钟源固定为系统主时钟 Fosc, CPU 的工作时钟 Fcpu 可通过 FCPUS 配置。

WDT (看门狗) 电路的时钟源固定为内部低频 RC 振荡器。

4.1 内部高频 RC 振荡器

本芯片内置一个振荡频率可配置（16MHz/8MHz/4MHz/2MHz/1MHz/455KHz）的高精度 HIRC 振荡器，可用作系统主时钟源。

4.2 内部低频 RC 振荡器

本芯片内置一个振荡频率典型值为 32KHz 的 LIRC 振荡器，可用作系统主时钟源或低频时钟源，同时用于上电延时控制、WDT 定时器等电路。

4.3 外部晶体振荡器

本芯片支持外接高频 455KHz/4MHz~16MHz、或低频 32768Hz 的晶体振荡器作为系统主时钟源。还可在选择内部高频 RC 振荡器作为系统主时钟的同时外接 32768Hz 晶振作为系统低频时钟源。

外接晶振的实际使用中，对地的负载电容 C_x 是必须的（芯片已内置典型值为 10uF 的对地电容）。用户应使晶体离 OSCI/OSCO 引脚的距离尽可能短，这样有助于振荡器的起振和振荡的稳定性。

下表是典型频率晶振选用电容 C_x 的推荐值和相应最低起振电压参考值。

晶体频率 (Hz)	电容 C_x (pF)	最低起振电压 (V)
16M	0/10	3.0
8M	0/10/20	2.3
4M	0/10/20	2.0
455K	100/220	2.0
32768	0/10	1.8

注：因为晶体的品牌很多，电容值仅为推荐值，起振电压仅供参考，具体参数请根据实际使用的晶振性能而定。

4.4 工作模式

本芯片支持运行模式和休眠模式 2 种系统工作模式。

工作模式	切换条件	系统状态
运行模式	复位；或休眠模式下唤醒	CPU 运行，主时钟源工作
休眠模式	运行模式下，执行 STOP	CPU 暂停，主时钟源停止

注：WDT 时钟源为 LIRC，WDT 工作时 LIRC 将不受工作模式影响。

4.5 低功耗模式

本芯片的低功耗模式即为休眠模式。

STOP 指令可使系统进入低功耗模式，同时对系统会产生以下影响：

- ◇ CPU 停止运行；
- ◇ 根据不同模式停止相应时钟源的振荡；
- ◇ RAM 内容保持不变；
- ◇ 所有的输入输出端口保持原态不变；
- ◇ 定时器若其时钟源未停止，则可以保持继续工作；

以下情况可使系统退出低功耗模式：

- ◇ 有外部中断请求发生（若有外部中断功能）；
- ◇ 定时器溢出中断发生（若低功耗模式下定时器保持继续工作）；
- ◇ 有键盘中断请求发生（若有键盘中断功能）；
- ◇ 有 CMP 中断产生（若有 CMP 中断功能）；
- ◇ 有 WDT 溢出（若低功耗模式下 WDT 保持继续工作）；
- ◇ 外部复位（若有外部复位功能）；
- ◇ 上电复位；

注：低功耗模式下产生中断请求时，若相应中断使能位关闭，则不会退出低功耗模式；若仅中断使能位打开而总中断使能位关闭，则仅唤醒 CPU 执行下一条指令；若中断使能位和总中断使能位均打开，则唤醒 CPU 后执行中断服务程序。

5 复位

5.1 复位条件

本芯片有如下几种复位方式：

- ◇ 上电复位 POR；
- ◇ 外部复位；
- ◇ 低电压复位 LVR；
- ◇ WDT 看门狗复位；

任何一种复位发生时，系统将会重新从 0000H 地址处开始执行指令；另外系统还会将特殊功能寄存器 SFR 重置为复位初始值。

上电复位和 LVR 复位会关闭系统主时钟振荡器，复位解除后才重新打开振荡器，由于振荡器起振和稳定需要一定的时间，所以系统会保持一定时间的上电延时和振荡等待后才开始工作；外部复位和 WDT 复位不会关闭系统主时钟振荡器，复位解除时系统会在较短的复位延时和振荡等待后即开始工作。

下图是复位产生和系统工作状态之间的关系示意图：

5.2 上电复位

本芯片的上电复位电路可以适应快速、慢速上电的情况，并且当芯片上电过程中出现电源电压抖动时均能保证系统可靠的复位。

上电复位过程可以概括为以下几个步骤：

- (1) 检测系统工作电压，等待电压高于上电复位电压 V_{POR} 并保持稳定；

- (2) 若有 LVR 功能，则需等待电压高于 V_{LVR} 并保持稳定；
- (3) 若有外部复位功能，则需等待复位引脚电压高于 V_{ih} ；
- (4) 初始化所有寄存器；
- (5) 开启主时钟振荡器，并等待一段时间以待振荡器稳定；
- (6) 上电结束，系统开始执行指令。

5.3 外部复位

本芯片的外部复位功能可通过用户配置字 **RSTEN** 开启，选择引脚用作复位脚即为开启外部复位功能，引脚的内部上拉电阻自动有效。端口配置为外部复位输入 **RST** 时，施密特功能依然由配置字决定是否开启。当外部复位输入为高电平时，系统正常运行；输入为低电平时，系统复位。

5.4 低电压复位

本芯片的 LVR 电压点可通过用户配置字 **VLVRS** 选择。电压检测电路有一定的回滞特性，通常回滞电压为 0.1V 左右，当电源电压下降到 LVR 电压时 LVR 复位有效，而电压需要上升到 LVR 电压+0.1V 时 LVR 复位才会解除。

本芯片的 LVR，在休眠模式时将自动关闭，唤醒或其他方式复位后自动恢复。

5.5 看门狗复位

看门狗（WDT）复位是一种对程序正常运行的保护机制。正常情况下，用户软件需要按时对 WDT 定时器进行清零操作，保证 WDT 不溢出。若出现异常状况，程序未按时对 WDT 定时器清零，WDT 会溢出从而产生看门狗复位，系统重新初始化，返回受控状态。

注：低功耗模式下 CPU 暂停工作，若此时有 WDT 溢出，则仅唤醒 CPU 而不产生复位。

6 I/O 端口

6.1 I/O 工作模式

芯片的 I/O 端口包括一组 4 位端口 P0 和一组 8 位端口 P1。除用作通用输入/输出端口外，部分端口还可复用为外部中断输入端口、PWM/BUZ 输出端口、或比较器的模拟输入端口等。

端口数据寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P0	-	-	-	-	P03D	P02D	P01D	P00D
R/W	-	-	-	-	R/W	R/W	R/W	R/W
初始值	-	-	-	-	X	X	X	X

BIT[3:0] **P0nD** – P0n 端口数据位 (n=3-0)

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P1	P17D	P16D	P15D	P14D	P13D	P12D	P11D	P10D
R/W	R/W							
初始值	X	X	X	X	X	X	X	X

BIT[7:0] **P1nD** – P1n 端口数据位 (n=7-0)

端口方向寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DDR0	-	-	-	-	DDR03	DDR02	DDR01	DDR00
R/W	-	-	-	-	R/W	R/W	R/W	R/W
初始值	-	-	-	-	1	1	1	1

BIT[3:0] **DDR0n** – P0n 端口方向控制位 (n=3-0)

- 0: 端口作为输出口，读端口操作将读取数据寄存器值；
- 1: 端口作为输入口，读端口操作将读取端口状态；

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DDR1	DDR17	DDR16	DDR15	DDR14	DDR13	DDR12	DDR11	DDR10
R/W	R/W							
初始值	1	1	1	1	1	1	1	1

BIT[7:0] **DDR1n** – P1n 端口方向控制位 (n=7-0)

- 0: 端口作为输出口，读端口操作将读取数据寄存器值；
- 1: 端口作为输入口，读端口操作将读取端口状态；

6.2 内部上/下拉电阻

所有端口均有内部上拉或下拉电阻，均有独立的上/下拉电阻寄存器控制位，控制其上/下拉电阻在端口处于输入状态时是否有效。端口处于输出状态时，上/下拉电阻及其控制位无效。

上拉电阻控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PUCON	P17PU	P16PU	P15PU	P14PU	P13PU	P12PU	P11PU	P10PU
R/W	R/W							
初始值	1	1	1	1	1	1	1	1

BIT[7:0] **P1nPU** – P1n 端口上拉电阻控制位 (n=7-0)

- 0: 端口内部上拉电阻有效;
- 1: 端口内部上拉电阻无效;

上/下拉电阻控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PUDCON	-	P12PD	P11PD	P10PD	P03PU	P02PU	P01PU	P00PU
R/W	-	R/W						
初始值	-	1	1	1	1	1	1	1

BIT[6:4] **P1nPD** – P1n 端口下拉电阻控制位 (n=2-0)

- 0: 端口内部下拉电阻有效;
- 1: 端口内部下拉电阻无效;

BIT[3:0] **P0nPU** – P0n 端口上拉电阻控制位 (n=3-0)

- 0: 端口内部上拉电阻有效;
- 1: 端口内部上拉电阻无效;

6.3 端口模式控制

P1 口作为输出口时，除 P13 固定为开漏输出外，其余端口可选择开漏输出或推挽输出。

端口输出控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ODCON	P17OD	P16OD	P15OD	P14OD	-	P12OD	P11OD	P10OD
R/W	R/W	R/W	R/W	R/W	-	R/W	R/W	R/W
初始值	0	0	0	0	-	0	0	0

BIT[7:4,2:0] **P1nOD** – P1n 端口开漏输出控制位 (n=7-4,2-0)

- 0: 端口输出时为推挽输出;
- 1: 端口输出时为开漏输出;

7 定时器 TIMER

7.1 看门狗定时器 WDT

看门狗定时器 WDT 的时钟源为内部低频 RC 振荡器，可通过预分频器选择不同的计数时钟频率。WDT 计数器溢出将复位芯片或唤醒 CPU。

WDT 是否开启由用户配置字 WDTM 和寄存器位 WDTEN 共同决定。当 WDTM 选择始终关闭或 WDTEN 为 0 时 WDT 定时器被关闭；当 WDTM 选择始终开启且 WDTEN 为 1 时 WDT 定时器才开启。

若 WDT 开启，则在休眠模式下 WDT 依然运行，WDT 溢出时将唤醒 CPU，CPU 恢复运行；若在 CPU 运行时 WDT 溢出则将复位芯片。

WDT 和定时器 T0 共用一个预分频器，并通过寄存器位决定预分频器的分配。当预分频器分配给 T0 时，WDT 时钟不分频；当预分频器分配给 WDT 时，T0 时钟不分频。

执行 CLRWDT 或 STOP 指令将清零 WDT 计数器，若预分频器分配给 WDT，则还将清零预分频计数器（预分频比不变）。

WDT 的基本溢出时间（即无预分频的时间）由用户配置字 WDTT 决定。

注：WDT 溢出时间为典型值，实际值偏差大，必须保证清 WDT 时间小于典型值的 1/4。

杂项控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
MCR	WDTEN	EIS	CMPOF	CPNIS3	CPNIS2	CPNIS1	CPNIS0	COMPEN
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	1	0	0	0	0	0	0	0

BIT[7] **WDTEN** – 看门狗使能位

- 0: 关闭 WDT;
- 1: 开启 WDT;

BIT[6] **EIS** – 外部中断源使能位

- 0: 外部中断源无效，端口用作其他功能;
- 1: 外部中断源有效，端口需设为输入;

BIT[5] **CMPOF** – CMP 输出状态位

BIT[4:1] **CPNIS[3:0]** – CMP 负端输入选择位（LVD 比较电压选择位）

BIT[0] **COMPEN** – 比较器 CMP 使能位

7.2 定时器 T0

定时器 T0 为 8 位定时/计数器，包含 1 个 8 位递增计数器、可编程预分频器、控制寄存器。

- ◇ 可通过预分频比设置计数频率；
- ◇ 时钟源可选：F_{LOSC}、F_{CPU}、TC0 外部输入时钟；
- ◇ 支持溢出中断和溢出唤醒功能；

TOCNT 为可读写的递增计数器，计数溢出到 0 时产生溢出信号，中断标志位 TOIF 将被置 1。

预分频器为 T0 与 WDT 共用，当 TOPTA=0 时，预分频器分配给 T0 使用；TOPTA=1 时，预分频器分配给 WDT 使用。不管预分频器是否分配给 T0，写 TOCNT 都将清 0 预分频计数器，预分频比保持不变。T0 计数周期 = 预分频比 / T0 计数时钟频率。

当系统时钟模式通过配置字 OSCM 设置为 HIRC+LIRC 或 HIRC+LEXT 时，可通过 TOTBS 选择 LIRC 或 LEXT 作为 T0 时钟，且在低功耗模式下 T0 将继续工作，溢出可唤醒。

定时器 T0 控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TOCR	-	INTM	TOPTS	TOSE	TOPTA	TOPRS2	TOPRS1	TOPRS0
R/W	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	-	0	1	1	1	1	1	1

BIT[6] **INTM** – 外部中断 INT 触发方式选择位

- 0: 下降沿触发；
- 1: 上升沿触发；

BIT[5] **TOPTS** – T0 时钟源选择位

- 0: T0 时钟源为 F_{CPU}；
- 1: T0 时钟源为 TC0 输入的外部时钟；

BIT[4] **TOSE** – 外部时钟 TC0 有效沿选择位

- 0: 外部时钟上升沿计数；
- 1: 外部时钟下降沿计数；

BIT[3] **TOPTA** – 预分频器分配控制位
 0: 预分频器分配给 T0;
 1: 预分频器分配给 WDT;

BIT[2:0] **TOPRS[2:0]** – 预分频比选择位

TOPRS[2:0]	T0 时钟预分频比 (TOPTA=0)	WDT 时钟预分频比 (TOPTA=1)
000	1:2	1:1
001	1:4	1:2
010	1:8	1:4
011	1:16	1:8
100	1:32	1:16
101	1:64	1:32
110	1:128	1:64
111	1:256	1:128

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TMOCR	T0TBS	-	-	-	-	-	T1IE	T1IF
R/W	R/W	-	-	-	-	-	R/W	R/W
初始值	0	-	-	-	-	-	0	0

BIT[7] **T0TBS** – T0 时钟源选择位
 0: T0 时钟源由 T0PTS 决定;
 1: T0 时钟源为系统低频时钟 FLOSC;

BIT[1] **T1IE** – 定时器 T1 中断使能位
 0: 屏蔽定时器 T1 中断;
 1: 使能定时器 T1 中断;

BIT[0] **T1IF** – 定时器 T1 中断标志位
 0: 未发生定时器 T1 中断;
 1: 发生定时器 T1 中断, 需软件清零;

定时器 T0 计数器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TOCNT	TOCNT7	TOCNT6	TOCNT5	TOCNT4	TOCNT3	TOCNT2	TOCNT1	TOCNT0
R/W	R/W							
初始值	1	1	1	1	1	1	1	1

BIT[7:0] **TOCNT[7:0]** – T0 计数器, 为可读写的递增计数器

7.3 定时器 T1

定时器 T1 为 8 位定时器，包含 1 个 8 位递减计数器、可编程预分频器、控制寄存器、8 位重载寄存器及 4 个 8 位比较寄存器。

- ◇ 可通过预分频比设置计数频率，可通过重载寄存器控制计数周期；
- ◇ 支持 4 路同周期的 PWM 输出，均配有单独的比较寄存器以分别设置 PWM 占空比；
- ◇ 支持 BUZ 输出；
- ◇ 支持溢出中断和溢出唤醒功能；

定时器 T1 控制寄存器 T1CR 中，T1CK5 位可选择 T1 的时钟源，T1PRS 可选择 T1 的预分频比，所选中的时钟源通过预分频器后产生 T1 计数器 T1CNT 的计数时钟。时钟分频比可选择 1~128 分频，对 T1CNT 的写操作将使预分频器清零，分频比保持不变。

当 T1EN=0 时，T1CNT 保持不变，写重载寄存器 T1LOAD 将自动加载到 T1CNT 中；当 T1EN=1 时，T1CNT 递减计数，此时写 T1LOAD 不会立即加载，T1CNT 计数到 0 时产生 T1 溢出中断，标志位 T1IF 置 1，下一个时钟 T1LOAD 值自动载入 T1CNT 重新开始计数。

定时器 T1 可实现 BUZ 功能，当 PWM1AEN=0、BUZ1EN=1 且 PWM1AOE=0 时，BUZ1 输出蜂鸣器驱动信号，频率为 T1 溢出频率的 2 分频。

定时器 T1 可实现 4 路共周期的 PWM 功能 (PWM1A/PWM1B/PWM1C/PWM1D)，且可分别设置不同的占空比，PWM1xEN (x=A,B,C,D, 下同) 置 1 将使能 PWM1x 功能，PWM1xOE 控制端口是否输出 PWM 波形。每个 PWM 周期内，计数器 T1CNT 从重载值开始递减计数：当计数到与比较寄存器 T1DATx 相等时，PWM1x 信号变为高电平；当计数溢出时，PWM1x 信号变为低电平。T1DATx 配有 1 个 8 位缓

冲器用于与 T1CNT 比较，PWM1xEN=0 时写 T1DATx 将立即加载到缓冲器中，而 PWM1xEN=1 时写 T1DATx 则将在 T1 溢出时才载入缓冲器中。若要首个 PWM 周期准确，需先写重载寄存器和比较寄存器（设置周期和占空比），再开启定时器和 PWM 功能。

PWM1x 信号 (x=A,B,C,D, 下同) 的占空比计算如下：

- ◇ PWM1x 高电平时间 = (T1DATx) × T1CNT 计数时钟周期
- ◇ PWM1x 周期 (T1 的溢出周期) = (T1LOAD+1) × T1CNT 计数时钟周期
- ◇ PWM1x 占空比 = (T1DATx) / (T1LOAD+1)

端口 PWM1A 可通过 PWM1AOS 选择输出 PWM1A 信号的正向波形或负向波形；端口 PWM1B 可通过 PWM1MD 选择输出 PWM1B 信号或 PWM1A 信号波形；端口 PWM1C 可通过 PWM1MD 和 PWM1LG 选择输出 PWM1C 信号波形、或 PWM1B 信号和 PWM1C 信号的组合逻辑(同或/异或)波形；端口 PWM1D 可通过 PWM1DOS 选择输出 PWM1D 信号波形、或端口 PWM1C 输出波形的负向波形。

定时器 T1 控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1CR	T1EN	PWM1AEN	BUZ1EN	T1CKS1	T1CKS0	T1PRS2	T1PRS1	T1PRS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7] **T1EN** – T1 使能控制位

- 0: 关闭 T1;
- 1: 开启 T1;

BIT[6] **PWM1AEN** – PWM1A 使能位

- 0: 关闭 PWM1A 功能;
- 1: 使能 PWM1A 功能;

BIT[5] **BUZ1EN** – BUZ1 使能位

- 0: 关闭 BUZ1 功能;
- 1: 使能 BUZ1 功能;

BIT[4:3] **T1CKS[1:0]** – T1 时钟源选择位

T1CKS[1:0]	T1 时钟源
00	FCPU
01	Fosc
10	TC1 上升沿
11	TC1 下降沿

BIT[2:0] **T1PRS[2:0]** – T1 预分频比选择位

T1PRS[2:0]	T1 时钟预分频比
000	1:1
001	1:2
010	1:4

011	1:8
100	1:16
101	1:32
110	1:64
111	1:128

PWM 控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PWMCR0	PWM1AOE	PWM1BOE	PWM1COE	DBCLK	PWM1MD	PWM1LG	PWM1BEN	PWM1CEN
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7] **PWM1AOE** – PWM1A 输出使能位

- 0: 允许 PWM1A/BUZ1 输出;
- 1: 禁止 PWM1A/BUZ1 输出, 端口作为 I/O 端口;

BIT[6] **PWM1BOE** – PWM1B 输出使能位

- 0: 禁止 PWM1B 输出, 端口作为 I/O 端口;
- 1: 允许 PWM1B 输出;

BIT[5] **PWM1COE** – PWM1C 输出使能位

- 0: 禁止 PWM1C 输出, 端口作为 I/O 端口;
- 1: 允许 PWM1C 输出;

BIT[4] **DBCLK** – T1 时钟倍频选择位

- 0: T1 时钟不倍频;
- 1: T1 时钟倍频 (仅 T1PRS=000 时有效);

BIT[3] **PWM1MD** – PWM1 输出模式控制位

- 0: P11 口输出 PWM1B 信号, P10 口输出 PWM1C 信号;
- 1: P11 口输出 PWM1A 信号, P10 口输出 PWM1B 和 PWM1C 的组合逻辑信号;

BIT[2] **PWM1LG** – 组合逻辑控制位

- 0: 组合逻辑为 PWM1B 同或 PWM1C;
- 1: 组合逻辑为 PWM1B 异或 PWM1C;

BIT[1] **PWM1BEN** – PWM1B 使能位

- 0: 关闭 PWM1B 功能;
- 1: 使能 PWM1B 功能;

BIT[0] **PWM1CEN** – PWM1C 使能位

- 0: 关闭 PWM1C 功能;
- 1: 使能 PWM1C 功能;

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PWMCR1	PWM1AOS			PWM1DOS			PWM1DOE	PWM1DEN
R/W	R/W			R/W			R/W	R/W
初始值	0			0			0	0

BIT[7] **PWM1AOS** – 端口 PWM1A 输出选择位
 0: 端口输出 PWM1A 信号的正向波形;
 1: 端口输出 PWM1A 信号的负向波形;

BIT[4] **PWM1DOS** – 端口 PWM1D 输出选择位
 0: 端口输出 PWM1D 信号;
 1: 端口输出 PWM1C 端口的负向波形;

BIT[1] **PWM1DOE** – PWM1D 输出使能位
 0: 禁止 PWM1D 输出, 端口作为 I/O 端口;
 1: 允许 PWM1D 输出;

BIT[0] **PWM1DEN** – PWM1D 使能位
 0: 关闭 PWM1D 功能;
 1: 使能 PWM1D 功能;

定时器 T1 计数器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1CNT	T1CNT7	T1CNT6	T1CNT5	T1CNT4	T1CNT3	T1CNT2	T1CNT1	T1CNT0
R/W	R/W							
初始值	1	1	1	1	1	1	1	1

BIT[7:0] **T1CNT[7:0]** – T1 计数器, 为可读写的递减计数器

定时器 T1 重载寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1LOAD	T1LOAD7	T1LOAD6	T1LOAD5	T1LOAD4	T1LOAD3	T1LOAD2	T1LOAD1	T1LOAD0
R/W	R/W							
初始值	1	1	1	1	1	1	1	1

BIT[7:0] **T1LOAD[7:0]** – T1 重载寄存器, 用于设置 T1 的计数周期

注: 定时器重载寄存器的值禁止为 0, 否则定时器将无法正常工作。

定时器 T1 比较寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1DATA	T1DATA7	T1DATA6	T1DATA5	T1DATA4	T1DATA3	T1DATA2	T1DATA1	T1DATA0
R/W	R/W							
初始值	0	0	0	0	0	0	0	0

BIT[7:0] **T1DATA[7:0]** – T1 比较寄存器 A, 用于设置 PWM1A 的占空比

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1DATB	T1DATB7	T1DATB6	T1DATB5	T1DATB4	T1DATB3	T1DATB2	T1DATB1	T1DATB0
R/W	R/W							
初始值	0	0	0	0	0	0	0	0

BIT[7:0] **T1DATB[7:0]** – T1 比较寄存器 B，用于设置 PWM1B 的占空比

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1DATC	T1DATC7	T1DATC6	T1DATC5	T1DATC4	T1DATC3	T1DATC2	T1DATC1	T1DATC0
R/W	R/W							
初始值	0	0	0	0	0	0	0	0

BIT[7:0] **T1DATC[7:0]** – T1 比较寄存器 C，用于设置 PWM1C 的占空比

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1DATD	T1DATD7	T1DATD6	T1DATD5	T1DATD4	T1DATD3	T1DATD2	T1DATD1	T1DATD0
R/W	R/W							
初始值	0	0	0	0	0	0	0	0

BIT[7:0] **T1DATD[7:0]** – T1 比较寄存器 D，用于设置 PWM1D 的占空比

8 比较器 CMP 和低电压检测 LVD

芯片内置比较器 CMP, 包括内部参考电压 $V_{IR}(0.5V)$ 电路和 VDD 内部分压电路。可选择端口 CMPN 的输入电压与 V_{IR} 比较, 或端口 CMPP 输入电压与 VDD 分压信号比较, 还可在 2 路外部输入电压之间进行比较。比较器输出电平的上升沿或下降沿将产生比较器中断请求。

通过设置 CMPEN 可以开启或关闭比较器, 通过 CPPIS 选择内部参考电压 V_{IR} 、或 CMPP 输入电压作为比较器正输入端的信号源, 通过 CPNIS 选择不同的 VDD 分压信号、或 CMPN 输入电压作为比较器负输入端的信号源, 通过 CMPOF 读取比较器的输出状态。

开启比较器后选择端口作为输入时, 对应端口的数字 I/O 功能将自动关闭。关闭比较器后端口自动恢复数字 I/O 功能。

比较器 CMP 可实现低电压检测功能, 即将 VDD 通过电阻产生的多路分压信号与内部参考电压 V_{IR} (0.5V) 进行比较, 当选定的分压信号低于 V_{IR} 时, 则表示 VDD 电压低于分压信号对应的比较电压, 比较器输出将从低电平变为高电平, 输出状态位改变并产生 CMP 中断, 从而可检测到低电压。

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
MCR	WDTEN	EIS	CMPOF	CPNIS3	CPNIS2	CPNIS1	CPNIS0	CMPEN
R/W	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
初始值	1	0	0	0	0	0	0	0

BIT[7] **WDTEN** – 看门狗使能位

BIT[6] **EIS** – 外部中断源使能位

BIT[5] **CMPOF** – CMP 输出状态位

0: CMP 负端电压高于正端电压, 或 CMP 关闭;

1: CMP 负端电压低于正端电压;

BIT[4:1] **CPNIS[3:0]** – CMP 负端输入选择位 (LVD 比较电压选择位)

CPNIS[3:0]	LVD 电压比较值
0000	1.8V
0001	CMPN 端口电压为负端输入
0010	2.0V
0011	2.1V
0100	2.2V
0101	2.4V
0110	2.5V
0111	2.6V
1000	2.7V
1001	2.8V
1010	3.0V
1011	3.2V
1100	3.3V
1101	3.6V
1110	4.0V
1111	4.2V

BIT[0] **CMPEN** – 比较器 CMP 使能位
 0: 关闭比较器 CMP, 端口用作 I/O;
 1: 开启比较器 CMP;

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CMPCR						CMPIE	CPIES	CPPIS
R/W						R/W	R/W	R/W
初始值						0	0	0

BIT[2] **CMPIE** – CMP 中断使能位
 0: 屏蔽 CMP 中断;
 1: 使能 CMP 中断;

BIT[1] **CPIES** – CMP 中断触发方式选择位
 0: CMP 输出下降沿触发;
 1: CMP 输出上升沿触发;

BIT[0] **CPPIS** – 比较器正输入端信号选择位
 0: 选择内部参考电压 V_{IR} ;
 1: 选择端口 CMPP 输入电压;

9 中断

本芯片中断源有外部中断 (INT)、定时器中断 (T0~T1)、键盘中断和比较器 CMP 中断等。可通过中断总使能位 GIE 屏蔽所有中断。

CPU 响应中断的过程如下：

- ◇ CPU 响应中断源触发的中断请求时，自动将当前指令的下一条要执行指令的地址压栈保存，自动清 0 中断总使能位 GIE 以暂停响应后续中断。与复位不同，硬件中断不停止当前指令的执行，而是暂时挂起中断直到当前指令执行完成。
- ◇ CPU 响应中断后，程序跳到中断向量地址开始执行中断服务程序，中断服务程序应先保存累加器 A 和状态寄存器 STATUS，然后处理被触发的中断。
- ◇ 中断服务程序处理完中断后，应先恢复累加器 A 和状态寄存器 STATUS，然后执行 RETIE 返回主程序。此时芯片将自动恢复 GIE 为 1，然后从堆栈取出 PC 值，从中断产生时当前指令的下一条指令继续执行。

本芯片的中断向量地址是 0008H。

注：要使用外部中断功能或键盘中断功能，需将相应端口设为输入状态。

9.1 外部中断

本芯片有 1 路外部中断源 INT，可通过 INTM 位选择上升沿或下降沿触发。外部中断触发时，中断标志 (INTIF) 将被置 1，若中断总使能位 GIE 为 1 且外部中断使能位 (INTIE) 为 1，则产生外部中断。

9.2 定时器中断

定时器 T0、T1 在计数溢出时触发定时器中断，中断标志 (T0IF、T1IF) 将被置 1，若中断总使能位 GIE 为 1 且定时器中断使能位 (T0IE、T1IE) 为 1，则产生定时器中断。

9.3 比较器 CMP 中断

比较器 CMP 的输出产生下降沿或上升沿时，触发 CMP 中断，中断标志 (CMPIF) 将被置 1，若中断总使能位 GIE 为 1 且 CMP 中断使能位 (CMPIE) 为 1，则产生 CMP 中断。

9.4 键盘中断

本芯片有 12 路键盘中断源，可通过寄存器控制位单独使能或屏蔽，任意一路使能的中断源的输入电平发生变化时，触发键盘中断，中断标志 (KBIF) 将被置 1，若中断总使能位 GIE 为 1 且键盘中断使能位 (KBIE) 为 1，则产生键盘中断。

键盘中断控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P0KBCR	-	-	-	-	P03KE	P02KE	P01KE	P00KE
R/W	-	-	-	-	R/W	R/W	R/W	R/W
初始值	-	-	-	-	1	1	1	1

BIT[3:0] **P0nKE** – P0n 端口键盘中断使能位 (n=3-0)

- 0: 屏蔽端口键盘中断功能;
- 1: 使能端口键盘中断功能;

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P1KBCR	P17KE	P16KE	P15KE	P14KE	P13KE	P12KE	P11KE	P10KE
R/W	R/W							
初始值	0	0	0	0	0	0	0	0

BIT[7:0] **P1nKE** – P1n 端口键盘中断使能位 (n=7-0)

- 0: 屏蔽端口键盘中断功能;
- 1: 使能端口键盘中断功能;

9.5 中断相关寄存器

中断使能寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INTE	GIE	-	-	-	-	INTIE	KBIE	TOIE
R/W	R/W	-	-	-	-	R/W	R/W	R/W
初始值	0	-	-	-	-	0	0	0

BIT[7] **GIE** – 总中断使能位

- 0: 屏蔽所有中断;
- 1: 中断源是否产生中断由相应的中断控制位决定;

BIT[2] **INTIE** – INT 中断使能位

- 0: 屏蔽 INT 中断;
- 1: 使能 INT 中断;

BIT[1] **KBIE** – 键盘中断使能位

- 0: 屏蔽键盘中断;
- 1: 使能键盘中断;

BIT[0] **TOIE** – 定时器 T0 中断使能位

- 0: 屏蔽定时器 T0 中断;
- 1: 使能定时器 T0 中断;

中断标志寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INTF	-	-	-	-	-	INTIF	KBIF	TOIF
R/W	-	-	-	-	-	R/W	R/W	R/W
初始值	-	-	-	-	-	0	0	0

BIT[2] **INTIF** – INT 中断标志位
 0: 未发生 INT 中断;
 1: 发生 INT 中断, 需软件清零;

BIT[1] **KBIF** – 键盘中断标志位
 0: 未发生键盘中断;
 1: 发生键盘中断, 需软件清零;

BIT[0] **TOIF** – 定时器 T0 中断标志位
 0: 未发生定时器 T0 中断;
 1: 发生定时器 T0 中断, 需软件清零;

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INTF1	-	-	-	-	-	CMPIF	-	-
R/W	-	-	-	-	-	R/W	-	-
初始值	-	-	-	-	-	0	-	-

BIT[2] **CMPIF** – CMP 中断标志位
 0: 未发生 CMP 中断;
 1: 发生 CMP 中断, 需软件清零;

10 特性曲线

注：

1. 本章节所列特性曲线图为抽样实测数据，仅作为应用参考，部分数据因生产工艺偏差，可能与实际芯片不符；为保证芯片能正常工作，请确保其工作条件符合电气特性参数说明；
2. 若图文中无特别说明，则电压特性曲线的温度条件为 $T=25^{\circ}\text{C}$ ，温度特性曲线的电压条件为 $VDD=5\text{V}$ ；

10.1 I/O 特性

输入 SMT，阈值电压 VS 电源电压

I/O 输出驱动电流 VS 输出电压 (VDD=5V)

上/下拉电阻值 VS 电源电压

10.2 功耗特性

运行模式 功耗 VS 电源电压

休眠模式 功耗 VS 电源电压

10.3 模拟电路特性

HIRC 频率 VS 电源电压/温度

LIRC 频率 VS 电源电压/温度

XTAL 频率 VS 温度

最低工作电压 VS 温度

11 封装尺寸

11.1 SOP14

11.2 DIP14

11.3 SOP8

SYMBOL	MILLIMETER		
	MIN	TYP	MAX
A	-	-	1.77
A1	0.08	0.18	0.28
A2	1.20	1.40	1.60
A3	0.55	0.65	0.75
b	0.39	-	0.48
b1	0.38	0.41	0.43
c	0.21	-	0.26
c1	0.19	0.20	0.21
D	4.70	4.90	5.10
E	5.80	6.00	6.20
E1	3.70	3.90	4.10
e	1.27BSC		
L	0.50	0.65	0.80
L1	1.05BSC		
θ	0	-	8°

11.4 DIP8

SYMBOL	MILLIMETER		
	MIN	TYP	MAX
A	3.60	3.80	4.00
A1	0.51	-	-
A2	3.10	3.30	3.50
A3	1.50	1.60	1.70
b	0.44	-	0.53
b1	0.43	0.46	0.48
B1	1.52BSC		
c	0.25	-	0.31
c1	0.24	0.25	0.26
D	9.05	9.25	9.45
E1	6.15	6.35	6.55
e	2.54BSC		
eA	7.62BSC		
eB	7.62	-	9.50
eC	0	-	0.94
L	3.00	-	-

12 修订记录

版本	修订日期	修订内容
V1.0	2018-11-28	初版发布；
V1.1	2018-12-27	LVR 增加 2.7V 档，调整 LVR/LVD 参数；
V1.2	2019-03-29	新增 SOP8/DIP8 封装；