

SinoMCU 8 位单片机

MC30P6060

用户手册

V1.7



上海晟矽微电子股份有限公司

Shanghai SinoMCU Microelectronics Co., Ltd.

目录

1	产品概要	4
1.1	产品特性	4
1.2	芯片模式	5
1.3	订购信息	5
1.4	引脚排列	6
1.5	端口说明	7
2	电气特性	8
2.1	极限参数	8
2.2	直流电气特性	8
2.3	交流电气特性	10
3	CPU 及存储器	11
3.1	指令集	11
3.2	程序存储器	13
3.3	数据存储器	13
3.4	堆栈	14
3.5	控制寄存器	14
3.6	用户配置字	16
4	系统时钟	18
4.1	内置高频 RC 振荡器	18
4.2	内置低频 RC 振荡器	19
4.3	外接晶体振荡器	19
4.4	工作模式	19
4.5	低功耗模式	19
5	复位	21
5.1	复位条件	21
5.2	上电复位	21
5.3	外部复位	22
5.4	低电压复位	22
5.5	看门狗复位	22
6	I/O 端口	23
6.1	I/O 工作模式	23
6.2	上/下拉电阻控制	24
6.3	端口模式控制	24
7	定时器 TIMER	25
7.1	看门狗定时器 WDT	25
7.2	定时器 T0	26
7.3	定时器 T1	28
8	低电压检测 LVD	32
9	中断	33
9.1	外部中断	33
9.2	定时器中断	33
9.3	键盘中断	33

9.4	中断相关寄存器	34
10	特性曲线	35
10.1	I/O 特性	35
10.2	功耗特性	40
10.3	模拟电路特性	48
10.4	最低工作电压 VS 系统时钟 FCPU 关系图	56
11	封装尺寸	58
11.1	SOP14	58
11.2	DIP14	58
11.3	SOP8	59
11.4	DIP8	59
11.5	SOT23-6	60
11.6	TSSOP8	60
12	修订记录	61

1 产品概要

1.1 产品特性

- 8 位 CPU 内核
 - ◇ 精简指令集，5 级深度硬件堆栈
 - ◇ CPU 单时钟，仅在系统主时钟下工作
 - ◇ 系统主时钟下 F_{CPU} 可配置为 2T/4T
- 程序存储器
 - ◇ 1K×14 位 OTP 型程序存储器
- 数据存储器
 - ◇ 49 字节 SRAM/REG 通用数据存储器，支持直接寻址、间接寻址等多种寻址方式
- 2 组共 12 个 I/O
 - ◇ P0 (P00~P03)，P1 (P10~P17)
 - ◇ P13 可复用为外部复位 RST 输入，编程时为高压 VPP 输入
 - ◇ P15/P14 可复用为外部时钟源输入/输出
 - ◇ P10~P17 内置上拉电阻，P00~P03/P10~P12 内置下拉电阻，均可单独使能/禁用
 - ◇ P13 可配置为单输入或输入/开漏输出口，P10~P12/P14~P17 可选开漏或推挽输出
 - ◇ P1 支持键盘中断功能
- 时钟系统
 - ◇ 内置高频 RC 振荡器 (16MHz/8MHz/4MHz/2MHz/1MHz/455KHz)，可用作系统主时钟源
 - ◇ 内置低频 RC 振荡器 (32KHz)，可用作系统主时钟源
 - ◇ 支持外接高频晶体振荡器 (455KHz/4MHz~16MHz)，可用作系统主时钟源
 - ◇ 支持外接低频晶体振荡器 (32768Hz)，可用作系统主时钟源或定时器 RTC 时钟源
- 多种系统工作模式
 - ◇ 运行模式：CPU 在系统主时钟下运行
 - ◇ 休眠模式：CPU 停止运行，系统主时钟源停止工作
- 内部自振式看门狗计数器 (WDT)
 - ◇ 与定时器 T0 共用 3 位预分频器
 - ◇ 溢出时间可配置：4.5ms/18ms/72ms/288ms (无预分频)
 - ◇ 工作模式可配置：开启 WDT、关闭 WDT；也可软件控制开启或关闭
- 2 个定时器
 - ◇ 8 位定时器 T0，支持外部 RTC 时钟，可实现外部计数功能，与 WDT 共用 3 位预分频器
 - ◇ 8 位定时器 T1，可实现外部计数、BUZ 功能、3 路共周期独立占空比的 PWM 功能
- 中断
 - ◇ 外部中断 (INT)：可选两种触发方式
 - ◇ 定时器中断 (T0~T1)：计数溢出触发中断
 - ◇ 键盘中断：8 路端口共用 1 个中断源，可分别使能或屏蔽
- 低电压复位 LVR
 - ◇ 1.8V/2.0V/2.2V/2.4V/2.5V/2.6V/2.7V/2.8V/3.0V/3.2V/3.6V/3.8V
- 低电压检测 LVD
 - ◇ 1.8V/2.0V/2.1V/2.2V/2.4V/2.5V/2.6V/2.7V/2.8V/3.0V/3.2V/3.3V/3.6V/4.0V/4.2V
 - ◇ 可选择 LVDI 输入电压与内部 1.08V 比较

■ 工作电压

- ◇ $V_{LVR30} \sim 5.5V @ F_{cpu} = 0 \sim 8MHz$
- ◇ $V_{LVR27} \sim 5.5V @ F_{cpu} = 0 \sim 4MHz$
- ◇ $V_{LVR20} \sim 5.5V @ F_{cpu} = 0 \sim 2MHz$
- ◇ $V_{LVR20} \sim 5.5V @ F_{cpu} = 0 \sim 1MHz$
- ◇ $V_{LVR20} \sim 5.5V @ F_{cpu} = 0 \sim 500KHz$
- ◇ $V_{LVR20} \sim 5.5V @ F_{cpu} = 0 \sim 455KHz/2$
- ◇ $V_{LVR18} \sim 5.5V @ F_{cpu} = 0 \sim 32KHz/2$

■ 封装形式

- ◇ SOP14/DIP14/SOP8/DIP8/SOT23-6/TSSOP8

1.2 芯片模式

本芯片可通过配置字选择兼容义隆模式或兼容菲林模式。


功能	兼容义隆模式	兼容菲林模式
复位地址	000H	存储空间最后地址
P1 口键盘中断允许位	有键盘中断功能，无允许位	有键盘中断功能且有允许位
P03 口内部下拉电阻	无	有
外部中断触发沿	下降沿	上升沿或下降沿
指令操作 GIE	只能用 BSET/BCLR 指令	无指令限制
PC 高位缓存器 PCLATH	无	有
指令操作 PCL	ADDRA 指令： $PC = \{PC[9:0] + ALU[7:0]\}$ ； 其它指令： $PC = \{PC[9:8], ALU[7:0]\}$ ；(ALU 运算结果)	$PC = \{PCLATH[1:0], ALU[7:0]\}$ ； (ALU 运算结果)

1.3 订购信息


产品名称	封装形式	备注
MC30P6060A0J	SOP14	
MC30P6060A0B	DIP14	
MC30P6060A0H	SOP8	
MC30P6060A0A	DIP8	
MC30P6060A0T	SOT23-6	
MC30P6060A1T	SOT23-6	
MC30P6060A0U	TSSOP8	

1.4 引脚排列


MC30P6060A0J/A0B




MC30P6060A0H/A0A/A0U



MC30P6060A0T



MC30P6060A1T



1.5 端口说明

端口名称	类型	功能说明
VDD	P	电源
GND	P	地
P00~P03	D	GPIO，内部下拉
P10~P12	D	GPIO，内部上/下拉
P14~P17	D	GPIO，内部上拉
P13	D	开漏 IO，内部上拉
INT	DI	外部中断输入
TC0~TC1	DI	定时器 T0~T1 的外部计数输入
PWM0~PWM2	DO	定时器 T1 的 3 路 PWM 输出
BUZ	DO	定时器 T1 的 BUZ 输出
LVDI	AI	LVD 外部输入
OSCI, OSCO	A	外部晶振输入输出
RST	DI	外部复位输入
SCK, SDI, SDO	D	编程时钟/数据输入/数据输出
VPP	P	编程高压输入

注：P-电源，D-数字输入输出，DI-数字输入，DO-数字输出，A-模拟输入输出，AI-模拟输入，AO-模拟输出。

2 电气特性

2.1 极限参数

参数	符号	值	单位
电源电压	VDD	-0.3~6.0	V
输入电压	Vin	-0.3~VDD+0.3	V
工作温度	Ta	-40~85	°C
储存温度	Tstg	-65~150	°C
流入 VDD 最大电流	IVDDmax	50	mA
流出 GND 最大电流	IGNDmax	50	mA

注：若芯片工作条件超过极限值，将会造成永久性损坏；若芯片长时间工作在极限条件下，将会影响其可靠性。

2.2 直流电气特性

VDD=5V, T=25°C

特性	符号	端口	条件	最小	典型	最大	单位
工作电压	VDD	VDD	Fcpu=0~8MHz	VLVR30		5.5	V
			Fcpu=0~4MHz	VLVR27		5.5	
			Fcpu=0~2MHz	VLVR20		5.5	
			Fcpu=0~1MHz	VLVR20		5.5	
			Fcpu=0~500KHz	VLVR20		5.5	
			Fcpu=0~455KHz/2	VLVR20		5.5	
			Fcpu=0~32KHz/2	VLVR18		5.5	
输入漏电流	Ileak	所有输入脚	VDD=5V	-1		1	uA
输入高电平	Vih1	所有输入脚	SMTEN=1, SMTSEL=1, VDD=5V	2			V
			SMTEN=1, SMTSEL=1, VDD=3V	1.6			V
	Vih2	所有输入脚	SMTEN=1, SMTSEL=0, VDD=5V/3V	0.8VDD			V
	Vih3	所有输入脚	SMTEN=0, SMTSEL=X, VDD=5V	2			V
			SMTEN=0, SMTSEL=X, VDD=3V	1.5			V
输入低电平	Vil1	所有输入脚	SMTEN=1, SMTSEL=1, VDD=5V			0.8	V
			SMTEN=1, SMTSEL=1, VDD=3V			0.6	V
	Vil2	所有输入脚	SMTEN=1, SMTSEL=0, VDD=5V/3V			0.2VDD	V
	Vil3	所有输入脚	SMTEN=0, SMTSEL=X, VDD=5V			1.0	V
			SMTEN=0, SMTSEL=X, VDD=3V			0.7	V
输出拉电流	Ioh1	推挽输出脚	IODRV=1, VDD=5V, Voh=4.4V	1.75	3.5		mA
			IODRV=1, VDD=3V, Voh=2.4V	1.05	2.1		mA
	Ioh2	推挽输出脚	IODRV=0, VDD=5V, Voh=4.4V	0.45	0.9		mA
			IODRV=0, VDD=3V, Voh=2.4V	0.25	0.55		mA

输出灌电流	Io1	所有输出脚	IODRV=1, VDD=5V, Vol=0.6V	10.5	21		mA
			IODRV=1, VDD=3V, Vol=0.6V	7	14		mA
	Io2	所有输出脚	IODRV=0, VDD=5V, Vol=0.6V	2	4		mA
			IODRV=0, VDD=3V, Vol=0.6V	1.25	2.5		mA
上拉电阻	Rpu1	P1	RESSEL=0, Vin=0, VDD=5V	40	80	160	KΩ
			RESSEL=0, Vin=0, VDD=3V	90	190	380	KΩ
	Rpu2	P1(除 P13)	RESSEL=1, Vin=0, VDD=5V	10	20	40	KΩ
下拉电阻	Rpd	P10-P12	Vin=VDD=5V	60	125	250	KΩ
			Vin=VDD=3V	225	450	900	KΩ
动态功耗	Idd	VDD	Fcpu=8MHz@HIRC 16MHz		2		mA
			Fcpu=8MHz@XTAL 16MHz		2.5		mA
			Fcpu=4MHz@HIRC 8MHz		1		mA
			Fcpu=4MHz@XTAL 8MHz		1.5		mA
			Fcpu=2MHz@HIRC 4MHz		0.55		mA
			Fcpu=2MHz@XTAL 4MHz		1.2		mA
			Fcpu=1MHz@HIRC 2MHz		300		uA
			Fcpu=500KHz@HIRC 1MHz		250		uA
			Fcpu=227.5KHz@HIRC 455KHz		220		uA
			Fcpu=227.5KHz@XTAL 455KHz		350		uA
			VDD=5V, Fcpu=FLIRC/2, LVR 开		4.2	8	uA
			VDD=3V, Fcpu=FLIRC/2, LVR 开		2.2	5	uA
			VDD=5V, Fcpu=FLEX/2, LVR 开		17.2	32	uA
			VDD=3V, Fcpu=FLEX/2, LVR 开		4.2	8	uA
休眠模式功耗	Istop	VDD	WDT 关, LVR 关		0.1	1	uA
			WDT 关, LVR 开		1	3	uA
			VDD=5V, WDT 开, LVR 关		0.9	3	uA
			VDD=3V, WDT 开, LVR 关		0.3	2	uA
			VDD=5V, WDT 开, LVR 开		2	6	uA
			VDD=3V, WDT 开, LVR 开		1	4	uA
			VDD=5V, LEXT 开, LVR 关		15.2	30	uA
			VDD=3V, LEXT 开, LVR 关		3.3	7	uA
低压复位电压	VLVR18	VDD		-15%	1.8	+15%	V
	VLVR20			-15%	2.0	+15%	V
				-15%	2.2	+15%	V
				-15%	2.4	+15%	V
				-15%	2.5	+15%	V
				-15%	2.6	+15%	V
	VLVR27			-15%	2.7	+15%	V
				-15%	2.8	+15%	V
	VLVR30			-15%	3.0	+15%	V
				-15%	3.2	+15%	V
				-15%	3.6	+15%	V
				-15%	3.8	+15%	V
				-15%			
				-15%			

低压检测电压	VLVD	VDD/LVDI		-15%	1.8	+15%	V
			VLVDS=0001, P13 复用为 LVDI	-25%	1.08	+25%	V
				-15%	2.0	+15%	V
				-15%	2.1	+15%	V
				-15%	2.2	+15%	V
				-15%	2.4	+15%	V
				-15%	2.5	+15%	V
				-15%	2.6	+15%	V
				-15%	2.7	+15%	V
				-15%	2.8	+15%	V
				-15%	3.0	+15%	V
				-15%	3.2	+15%	V
				-15%	3.3	+15%	V
				-15%	3.6	+15%	V
				-15%	4.0	+15%	V
				-15%	4.2	+15%	V

注：功耗特性参数的条件说明中，诸如 HIRC/LIRC/WDT/LVR/LVD 等未注明模块默认为关闭状态。

2.3 交流电气特性

特性	符号	条件	最小	典型	最大	单位
HIRC 16M 振荡频率	FHIRC1	T=25°C, VDD=5V	-3%	16	+3%	MHz
		T=-40°C~85°C, VDD=2.0V~5.5V	-5%	16	+5%	MHz
HIRC 8M 振荡频率	FHIRC2	T=25°C, VDD=5V	-3%	8	+3%	MHz
		T=-40°C~85°C, VDD=2.0V~5.5V	-5%	8	+5%	MHz
HIRC 4M 振荡频率	FHIRC3	T=25°C, VDD=5V	-3%	4	+3%	MHz
		T=-40°C~85°C, VDD=2.0V~5.5V	-5%	4	+5%	MHz
HIRC 2M 振荡频率	FHIRC4	T=25°C, VDD=5V	-3%	2	+3%	MHz
		T=-40°C~85°C, VDD=2.0V~5.5V	-5%	2	+5%	MHz
HIRC 1M 振荡频率	FHIRC5	T=25°C, VDD=5V	-3%	1	+3%	MHz
		T=-40°C~85°C, VDD=2.0V~5.5V	-5%	1	+5%	MHz
HIRC 455K 振荡频率	FHIRC6	T=25°C, VDD=5V	-3%	455	+3%	KHz
		T=-40°C~85°C, VDD=2.0V~5.5V	-5%	455	+5%	KHz
LIRC 振荡频率	FLIRC	T=25°C, VDD=5V	-50%	32	+50%	KHz
16M 晶体起振电压		T=25°C	2			V
8M 晶体起振电压		T=25°C	1.8			V
4M 晶体起振电压		T=25°C	1.8			V
455K 晶体起振电压		T=25°C	1.8			V
32768 晶体起振电压		T=25°C	1.6			V
32768 晶体起振时间		T=25°C, VDD=5V		1		s

3 CPU 及存储器

3.1 指令集

本芯片指令集为精简指令集。除程序跳转类指令，其余指令均为单周期指令，即执行时间为 1 个指令周期；所有指令均为单字指令，即指令码只占用 1 个程序存储器地址空间。

指令汇总表

助记符	说明	操作	周期	长度	标志
ADDAR R	R 和 ACC 相加，结果存到 ACC	$R + ACC \rightarrow ACC$	1	1	C,DC,Z
ADDRA R	R 和 ACC 相加，结果存到 R	$R + ACC \rightarrow R$	1	1	C,DC,Z
ADCAR R	R 和 ACC 相加（带 C 标志），结果存到 ACC	$R + ACC + C \rightarrow ACC$	1	1	C,DC,Z
ADCRA R	R 和 ACC 相加（带 C 标志），结果存到 R	$R + ACC + C \rightarrow R$	1	1	C,DC,Z
RSUBAR R	R 和 ACC 相减，结果存到 ACC	$R - ACC \rightarrow ACC$	1	1	C,DC,Z
RSUBRA R	R 和 ACC 相减，结果存到 R	$R - ACC \rightarrow R$	1	1	C,DC,Z
RSBCAR R	R 和 ACC 相减（带 C 标志），结果存到 ACC	$R - ACC - C \rightarrow ACC$	1	1	C,DC,Z
RSBCRA R	R 和 ACC 相减（带 C 标志），结果存到 R	$R - ACC - C \rightarrow R$	1	1	C,DC,Z
ANDAR R	R 和 ACC 与操作，结果存到 ACC	$R \text{ and } ACC \rightarrow ACC$	1	1	Z
ANDRA R	R 和 ACC 与操作，结果存到 R	$R \text{ and } ACC \rightarrow R$	1	1	Z
ORAR R	R 和 ACC 或操作，结果存到 ACC	$R \text{ or } ACC \rightarrow ACC$	1	1	Z
ORRA R	R 和 ACC 或操作，结果存到 R	$R \text{ or } ACC \rightarrow R$	1	1	Z
XORAR R	R 和 ACC 异或操作，结果存到 ACC	$R \text{ xor } ACC \rightarrow ACC$	1	1	Z
XORRA R	R 和 ACC 异或操作，结果存到 R	$R \text{ xor } ACC \rightarrow R$	1	1	Z
COMAR R	对 R 取反，结果存到 ACC	$R \text{ 取反} \rightarrow ACC$	1	1	Z
COMR R	对 R 取反，结果存到 R	$R \text{ 取反} \rightarrow R$	1	1	Z
RLAR R	R 循环左移（带 C 标志），结果存到 ACC	$R[7] \rightarrow C$ $R[6:0] \rightarrow ACC[7:1]$ $C \rightarrow ACC[0]$	1	1	C
RLR R	R 循环左移（带 C 标志），结果存到 R	$R[7] \rightarrow C$ $R[6:0] \rightarrow R[7:1]$ $C \rightarrow R[0]$	1	1	C
RRAR R	R 循环右移（带 C 标志），结果存到 ACC	$C \rightarrow ACC[7]$ $R[7:1] \rightarrow ACC[6:0]$ $R[0] \rightarrow C$	1	1	C
RRR R	R 循环右移（带 C 标志），结果存到 R	$C \rightarrow R[7]$ $R[7:1] \rightarrow R[6:0]$ $R[0] \rightarrow C$	1	1	C
SWAPAR R	交换 R 的高低半字节，结果存到 ACC	$R[7:4] \rightarrow ACC[3:0]$ $R[3:0] \rightarrow ACC[7:4]$	1	1	-
SWAPR R	交换 R 的高低半字节，结果存到 R	$R[7:4] \rightarrow R[3:0]$ $R[3:0] \rightarrow R[7:4]$	1	1	-

MOVRA	R	将 ACC 存到 R	ACC→R	1	1	-
MOVAR	R	将 R 存到 ACC	R→ACC	1	1	Z
MOVR	R	将 R 存到 R	R→R	1	1	Z
CLRA		对 ACC 清零	0→ACC	1	1	Z
CLRR	R	对 R 清零	0→R	1	1	Z
INCAR	R	R 加 1, 结果存到 ACC	R+1→ACC	1	1	Z
INCR	R	R 加 1, 结果存到 R	R+1→R	1	1	Z
DECAR	R	R 减 1, 结果存到 ACC	R-1→ACC	1	1	Z
DECR	R	R 减 1, 结果存到 R	R-1→R	1	1	Z
JZAR	R	R 加 1, 结果存到 ACC; 结果为 0 则跳过下一条指令	R+1→ACC; 结果为 0 则 PC+2→PC	1/2	1	-
JZR	R	R 加 1, 结果存到 R; 结果为 0 则跳过下一条指令	R+1→R; 结果为 0 则 PC+2→PC	1/2	1	-
DJZAR	R	R 减 1, 结果存到 ACC; 结果为 0 则跳过下一条指令	R-1→ACC; 结果为 0 则 PC+2→PC	1/2	1	-
DJZR	R	R 减 1, 结果存到 R; 结果为 0 则跳过下一条指令	R-1→R; 结果为 0 则 PC+2→PC	1/2	1	-
BCLR	R, b	对 R 的第 b 位清 0	0→R[b]	1	1	-
BSET	R, b	对 R 的第 b 位置 1	1→R[b]	1	1	-
JBCLR	R, b	若 R 的第 b 位为 0 则跳过下一条指令	若 R[b]=0, 则 PC+2→PC	1/2	1	-
JBSET	R, b	若 R 的第 b 位为 1 则跳过下一条指令	若 R[b]=1, 则 PC+2→PC	1/2	1	-
ADDAI	K	K 和 ACC 相加, 结果存到 ACC	K+ACC→ACC	1	1	C,DC,Z
ISUBAI	K	K 和 ACC 相减, 结果存到 ACC	K-ACC→ACC	1	1	C,DC,Z
ANDAI	K	K 和 ACC 与操作, 结果存到 ACC	K and ACC→ACC	1	1	Z
ORAI	K	K 和 ACC 或操作, 结果存到 ACC	K or ACC→ACC	1	1	Z
XORAI	K	K 和 ACC 异或操作, 结果存到 ACC	K xor ACC→ACC	1	1	Z
MOVAI	K	将 K 存到 ACC	K→ACC	1	1	-
RETURN		从子程序返回	TOS→PC	2	1	-
RETAI	K	从子程序返回, 并将 K 存到 ACC	TOS→PC K→ACC	2	1	-
RETIE		从中断返回	TOS→PC 1→GIE	2	1	-
CALL	K	子程序调用	PC+1→TOS K→PC[9:0]	2	1	-
GOTO	K	无条件跳转	K→PC[9:0]	2	1	-
NOP		空操作	空操作	1	1	-
DAA		BCD 码加法后, 将 ACC 的值调整为 BCD 码	ACC(十六进制)→ACC(十进制)	1	1	C
DSA		BCD 码减法后, 将 ACC 的值调整为 BCD 码	ACC(十六进制)→ACC(十进制)	1	1	-
CLRWDT		清看门狗定时器	0→WDT	1	1	TO,PD
STOP		进入低功耗模式	0→WDT; 进入低功耗模式	1	1	TO,PD

注:

- 1、ACC-算术逻辑单元累加器, R-数据存储器, K-立即数;
- 2、对于条件跳转类指令, 若跳转条件成立, 则指令需 2 个周期, 否则只需 1 个周期;

3.2 程序存储器

本芯片的程序存储器为 OTP 型存储器，1K×14 位的地址为 0000H~03FFH。

程序存储器地址分配如下图所示：

复位向量（0000H）
通用程序区 （0000H - 0007H）
中断向量（0008H）
通用程序区 （0000H - 03FFH）

3.3 数据存储器

数据存储器包括通用数据存储器 GPR 和特殊功能寄存器 SFR，具体地址分配参照下表。GPR/SFR0 可直接寻址或通过 INDF 间接寻址，SFR1 仅支持直接寻址。

数据存储器区地址映射表

地址	类型	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F
00H-07H	SFR0	INDF	T0CNT	PCL	STATUS	FSR	P0	P1	GPR0
08H-0FH		MCR	KBIM	PCLATH	PDCON	ODCON	PUCON	INTECON	INTFLAG
10H-3FH	GPR	通用数据存储器区							
40H-47H	SFR1		T0CR				DDR0	DDR1	
48H-4FH		PWMCR	T1DAT1	T1DAT2	TM0CR	T1CR	T1CNT	T1LOAD	T1DAT0
50H-7FH	保留								

注：

- 1、上表中灰色部分地址为系统保留区，读出数据不确定，写入操作可能会影响芯片正常工作；
- 2、SFR0 中的 GPR0（07H）可用作通用数据存储器 GPR；

数据存储器寻址地址组成

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	寻址方式
/	/	0	0	0	0	0	0	0	来自指令的 7 位地址							直接寻址模式
/	/	0	0	0	0	0	0	0	0	FSR						间接寻址模式

直接寻址模式，是以指令的低 7 位为数据存储器地址，通过指令访问，寻址范围为 00H~7FH。例：
通过直接寻址模式将数据 55H 写入数据存储器 10H 地址

MOVAI 55H

MOVRA 10H

：将数据 55H 写入数据存储器 10H 地址

间接寻址模式，是以 FSR 为数据存储器地址指针，通过 INDF 访问，寻址范围为 00H~3FH。例：
通过间接寻址模式将数据 55H 写入数据存储器 10H 地址

```
MOVAI    10H
MOVRA    FSR
MOVAI    55H
MOVRA    INDF          : 将数据 55H 写入 FSR 指向的数据存储器中
```

3.4 堆栈

5 级堆栈深度，当程序响应中断或执行子程序调用指令时 CPU 会将 PC 自动压栈；当执行中断返回指令或子程序返回指令时，栈顶数据赋予 PC。

3.5 控制寄存器

间接寻址寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INDF	INDF7	INDF6	INDF5	INDF4	INDF3	INDF2	INDF1	INDF0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	X	X	X	X	X	X	X	X

BIT[7:0] INDF[7:0] – 间接寻址寄存器

INDF: INDF 不是物理寄存器，对 INDF 寻址实际上是对 FSR 指向的数据存储器地址进行访问，从而实现间接寻址模式。

数据指针寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
FSR	-	-	FSR5	FSR4	FSR3	FSR2	FSR1	FSR0
R/W	R	R	R/W	R/W	R/W	R/W	R/W	R/W
初始值	1	1	0	0	0	0	0	0

BIT[5:0] FSR[5:0] – 数据指针寄存器

FSR: 间接寻址模式的指针，仅低 6 位有效。

程序指针计数器低字节

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PCL	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7:0] PC[7:0] – 程序指针计数器低 8 位

程序指针计数器高位缓存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PCLATH	-	-	-	-	-	-	PCH1	PCH0
R/W	-	-	-	-	-	-	R/W	R/W
初始值	-	-	-	-	-	-	0	0

BIT[1:0] **PCH[1:0]** – 程序指针计数器高 2 位缓存器

程序指针计数器（PC）有以下几种操作模式：

- ✧ 顺序运行指令：PC = PC + 1；
- ✧ 分支指令 GOTO/CALL：PC = 指令码低 10 位；
- ✧ 返回指令 RETIE/RETURN/RETAI：PC = 堆栈栈顶（TOS）；

对 PCL 操作指令（兼容义隆模式）：

- ✧ 对 PCL 操作的加法指令：PC = (PC[9:0]+ALU[7:0])；
- ✧ 对 PCL 操作的其它指令：PC = {PC[9:8]:ALU[7:0](ALU 运算结果)}；

对 PCL 操作指令（兼容菲林模式）：

- ✧ 对 PCL 操作指令：PC = {PCLATH[1:0]:ALU[7:0](ALU 运算结果)}；

CPU 状态寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
STATUS	RST	-	-	TO	PD	Z	DC	C
R/W	R/W	-	-	R	R	R/W	R/W	R/W
初始值	0	-	-	1	1	X	X	X

BIT[7] **RST** – 唤醒源标志位

- 0：芯片通过其他唤醒源唤醒；
- 1：芯片通过 P1 变化唤醒；

BIT[4] **TO** – 看门狗溢出标志位

- 0：发生 WDT 溢出；
- 1：上电复位；执行 CLRWDWT 或 STOP 指令；

BIT[3] **PD** – 进入低功耗模式标志位

- 0：执行 STOP 指令；
- 1：上电复位；执行 CLRWDWT 指令；

BIT[2] **Z** – 零标志位

- 0：算术或逻辑运算的结果不为零；
- 1：算术或逻辑运算的结果为零；

BIT[1] **DC** – 半字节进/借位标志位

- 0：加法运算时半字节无进位；减法运算时半字节有借位；
- 1：加法运算时半字节有进位；减法运算时半字节无借位；

SMTSEL	端口施密特阈值选择： 1.77V/1.10V； 0.7VDD/0.3VDD；
IODRV	端口驱动能力选择： 弱驱动； 正常驱动；
ODSEL	P13 端口模式设置： P13 为输入/开漏输出口； P13 为单输入口；
RDPORT	输出口读操作设置： 输出口读操作设为读寄存器内容； 输出口读操作设为读端口状态；
RESSEL	端口上拉电阻选择（除 P13）： 80KΩ； 20KΩ；
MCUSEL	芯片模式选择： 兼容义隆模式； 兼容菲林模式；
ENCR	代码加密设置： 程序代码加密； 程序代码不加密；

4 系统时钟


本芯片为双时钟系统，内部电路均在系统主时钟 FOSC 或内部低频时钟 FLIRC 下工作，部分模块还可在 FOSC 和 FLIRC 之间切换。

本芯片系统主时钟源可配置为内部高频 RC 振荡器（16MHz/8MHz/4MHz/2MHz/1MHz/455KHz）的 1~64 分频、内部低频 RC 振荡器（32KHz）、外部高频晶体振荡器（4MHz~16MHz/455KHz）、或外部低频晶体振荡器（32768Hz）；外部低频晶体振荡器还可作为定时器的 RTC 时钟源。

CPU 的时钟源固定为系统主时钟 FOSC，CPU 时钟 F_{CPU} 可通过 FCPUS 配置。

WDT（看门狗）电路的时钟源固定为内部低频 RC 振荡器。

系统时钟示意图



注：当系统主时钟源为 HIRC 时，T1 时钟源选择 FOSC，则将直接使用 FHIRC，而非 FHIRC 经 1~64 分频后时钟。

4.1 内置高频 RC 振荡器

本芯片内置一个高精度 16MHz/8MHz/4MHz/2MHz/1MHz/455KHz 的 HIRC 振荡器，该振荡器可用作系统主时钟源。

4.2 内置低频 RC 振荡器

本芯片内置一个典型值为 32KHz 的 LIRC 振荡器，该振荡器可用作系统主时钟源，同时用于上电延时定时器、WDT 定时器等电路。

4.3 外接晶体振荡器

本芯片支持外接高频 455KHz/4MHz~16MHz、或低频 32768Hz 的晶体振荡器作为系统主时钟源。还可选择内部高频 RC 振荡器作为系统主时钟并同时外接 32768Hz 晶振作为定时器的 RTC 时钟源。

外接晶振的实际使用中，对地的负载电容 C_x 是必须的。用户应使晶体离 OSCI/OSCO 引脚的距离尽可能短，这样有助于振荡器的起振和振荡的稳定性。

下表是典型频率晶振选用电容 C_x 的推荐值和相应最低起振电压参考值。

晶体频率 (Hz)	电容 C_x (pF)	最低起振电压 (V)
16M	10	2.0
8M	10/20	1.8
4M	10/20	1.8
455K	100/220	1.8
32768	10	1.6

注：因为晶体的品牌很多，电容值仅为推荐值，起振电压仅供参考，具体参数请根据实际使用的晶振性能而定。

4.4 工作模式

本芯片支持运行模式和休眠模式 2 种系统工作模式。

工作模式	切换条件	系统状态
运行模式	复位；或休眠模式下唤醒	CPU 运行，主时钟源工作
休眠模式	运行模式下，执行 STOP	CPU 暂停，主时钟源停止

注：WDT 时钟源为 LIRC，WDT 工作时 LIRC 将不受工作模式影响。

4.5 低功耗模式

本芯片的低功耗模式即为休眠模式。

STOP 指令可使系统进入低功耗模式，同时对系统会产生以下影响：

- ✧ CPU 停止运行；

- ◇ 根据不同模式停止相应时钟源的振荡；
- ◇ RAM 内容保持不变；
- ◇ 所有的输入输出端口保持原态不变；
- ◇ 定时器若其时钟源未停止，则可以保持继续工作；

以下情况可使系统退出低功耗模式：

- ◇ 有外部中断请求发生（若有外部中断功能）；
- ◇ 定时器溢出中断发生（若低功耗模式下定时器保持继续工作）；
- ◇ 有键盘中断请求发生（若有键盘中断功能）；
- ◇ 有 WDT 溢出（若低功耗模式下 WDT 保持继续工作）；
- ◇ 外部复位（若有外部复位功能）；
- ◇ 上电复位；

注：低功耗模式下产生中断请求时，若相应中断使能位关闭，则不会退出低功耗模式；若仅中断使能位打开而总中断使能位关闭，则仅唤醒 CPU 执行下一条指令；若中断使能位和总中断使能位均打开，则唤醒 CPU 后执行中断服务程序。

5 复位

5.1 复位条件


本芯片有如下几种复位方式：

- ✧ 上电复位 POR；
- ✧ 外部复位；
- ✧ 低电压复位 LVR；
- ✧ WDT 看门狗复位；

任何一种复位发生时，系统将会重新从 0000H 地址处开始执行指令；另外系统还会将所有特殊功能寄存器 SFR 重置为默认初始值。

上电复位和 LVR 复位会关闭系统主时钟振荡器，复位解除后才重新打开振荡器，由于振荡器起振和稳定需要一定的时间，所以系统会保持一定时间的上电延时和振荡等待后才开始工作；外部复位和 WDT 复位不会关闭系统主时钟振荡器，复位解除时系统会在较短的复位延时和振荡等待后即开始工作。

下图是复位产生和系统工作状态之间的关系示意图：



5.2 上电复位

本芯片的上电复位电路可以适应快速、慢速上电的情况，并且当芯片上电过程中出现电源电压抖动时都能保证系统可靠的复位。

上电复位过程可以概括为以下几个步骤：

- (1) 检测系统工作电压，等待电压高于上电复位电压 V_{POR} 并保持稳定；
- (2) 若有 LVR 功能，则需等待电压高于 V_{LVR} 并保持稳定；
- (3) 若有外部复位功能，则需等待复位引脚电压高于 V_{ih} ；
- (4) 初始化所有寄存器；
- (5) 开启主时钟振荡器，并等待一段时间以待振荡器稳定；
- (6) 上电结束，系统开始执行指令。

5.3 外部复位

外部复位功能是否开启可以通过用户配置字位配置，选择外部复位功能后复位引脚的内部上拉电阻自动有效。外部复位为低电平有效，当外部复位引脚为高电平时，系统正常运行；为低电平时，系统产生复位。端口配置为外部复位输入时，施密特功能依然由配置字决定是否开启。

5.4 低电压复位

本芯片的 LVR 电压通过 $VLVRS$ 位进行配置，详见用户配置字。电压检测电路有一定的回滞特性，通常回滞电压为 0.1V 左右，当电源电压下降到 LVR 电压时 LVR 复位有效，而电压需要上升到 LVR 电压+0.1V 时 LVR 复位才会解除。

5.5 看门狗复位

看门狗（WDT）复位是一种对程序正常运行的保护机制。正常情况下，用户软件需要按时对 WDT 定时器进行清零操作，保证 WDT 不溢出。若出现异常状况，程序未按时对 WDT 定时器清零，WDT 会溢出从而产生看门狗复位，系统重新初始化，返回受控状态。

注：在低功耗模式下，CPU 停止工作，若此时有 WDT 溢出，则仅唤醒 CPU，而不产生复位。

6 I/O 端口

6.1 I/O 工作模式

芯片共有一组 4 位端口 P0 和一组 8 位端口 P1。除用作通用输入/输出端口外，部分端口还可复用为外部中断输入端口、PWM/BUZ 输出端口等工作模式。

端口数据寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P0	-	-	-	-	P03D	P02D	P01D	P00D
R/W	-	-	-	-	R/W	R/W	R/W	R/W
初始值	-	-	-	-	X	X	X	X

BIT[3:0] P0nD – P0 口数据位 (n=3-0)

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P1	P17D	P16D	P15D	P14D	P13D	P12D	P11D	P10D
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	X	X	X	X	X	X	X	X

BIT[7:0] P1nD – P1 口数据位 (n=7-0)

端口方向寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DDR0	-	-	-	-	DDR03	DDR02	DDR01	DDR00
R/W	-	-	-	-	W	W	W	W
初始值	-	-	-	-	1	1	1	1

BIT[3:0] DDR0n – P0 口方向控制位 (n=3-0)

- 0: 端口作为输出口，读端口操作可通过配置字选择读取数据寄存器值或读取端口状态；
- 1: 端口作为输入口，读端口操作将读取端口状态；

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DDR1	DDR17	DDR16	DDR15	DDR14	DDR13	DDR12	DDR11	DDR10
R/W	W	W	W	W	W	W	W	W
初始值	1	1	1	1	1	1	1	1

BIT[7:0] DDR1n – P1 口方向控制位 (n=7-0)

- 0: 端口作为输出口，读端口操作可通过配置字选择读取数据寄存器值或读取端口状态；
- 1: 端口作为输入口，读端口操作将读取端口状态；

注：端口 P13 配置为单输入口时，DDR13 位无效；配置为外部复位输入时，读端口操作的数据不确定。

6.2 上/下拉电阻控制

所有端口都有内部上拉或下拉电阻，均有独立的上/下拉电阻寄存器控制位，控制其上/下拉电阻在端口作为输入状态时是否有效。端口处于输出状态时，上/下拉电阻及其控制位无效。

上拉电阻控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PUCON	P17PU	P16PU	P15PU	P14PU	P13PU	P12PU	P11PU	P10PU
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	1	1	1	1	1	1	1	1

BIT[7:0] **P1nPU** – P1 口上拉电阻控制位 (n=7-0)

0: 端口内部上拉电阻有效;

1: 端口内部上拉电阻无效;

下拉电阻控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PDCON	-	P12PD	P11PD	P10PD	P03PD	P02PD	P01PD	P00PD
R/W	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	-	1	1	1	1	1	1	1

BIT[6:4] **P1nPD** – P1 口下拉电阻控制位 (n=2-0)

0: 端口内部下拉电阻有效;

1: 端口内部下拉电阻无效;

BIT[3:0] **P0nPD** – P0 口下拉电阻控制位 (n=3-0)

0: 端口内部下拉电阻有效;

1: 端口内部下拉电阻无效;

6.3 端口模式控制

P1 口作为输出口时，除 P13 固定为开漏输出外，其余端口可选择开漏输出或推挽输出。

端口模式设置寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ODCON	P17OD	P16OD	P15OD	P14OD	-	P12OD	P11OD	P10OD
R/W	R/W	R/W	R/W	R/W	-	R/W	R/W	R/W
初始值	0	0	0	0	-	0	0	0

BIT[7:4,2:0] **P1nOD** – P1 口输出模式选择位 (n=7-4,2-0)

0: 端口为推挽输出;

1: 端口为开漏输出;

7 定时器 TIMER

7.1 看门狗定时器 WDT

看门狗定时器 WDT 的时钟源为内部低频 RC 振荡器，并可通过预分频器选择不同的时钟频率。

WDT 溢出可产生 WDT 复位或唤醒休眠模式。WDT 是否开启由配置字 WDTM 和寄存器控制位 WDTEN 共同决定：当 WDTM 或 WDTEN 为 0 时 WDT 定时器被禁止；当 WDTM 和 WDTEN 均为 1 时 WDT 定时器才开启。

若 WDT 开启，则在休眠模式下 WDT 依然运行，WDT 溢出时将唤醒 CPU，CPU 恢复运行；若在 CPU 运行时产生 WDT 溢出，WDT 溢出时将复位芯片。

WDT 的基本溢出时间（即无预分频的时间）由配置字 WDTT 决定。WDT 和定时器 T0 共用预分频器，通过寄存器控制位决定预分频器的分配，当预分频器给 T0 时，WDT 为 1 分频（不分频）；反之当预分频器给 WDT 时，T0 为 1 分频（不分频）。

执行 WDT 清 0 指令可使 WDT 计数器重新开始计数。

注：WDT 溢出时间为典型值，实际值偏差大，必须保证清 WDT 时间小于典型值的 1/4。

杂项控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
MCR	WDTEN	EIS	LVDF	LVDSEL3	LVDSEL2	LVDSEL1	LVDSEL0	LV DEN
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	1	0	0	0	0	0	0	0

BIT[7] **WDTEN** – 看门狗使能位

0: 关闭 WDT;

1: 开启 WDT;

BIT[6] **EIS** – 外部中断源使能位

0: 外部中断源无效，端口用作其他功能;

1: 外部中断源有效，端口需设为输入;

BIT[5] **LVDF** – LVD 检测标志位


BIT[4:1] **LVDSEL[3:0]** – LVD 比较电压选择位

BIT[0] **LV DEN** – LVD 功能使能位

7.2 定时器 T0

定时器 T0 为 8 位定时/计数器，包含 1 个 8 位递增计数器、可编程预分频器、控制寄存器。

- ✧ 可通过预分频比设置计数频率；
- ✧ 时钟源可选：FRTC、FCPU、TC0 外部输入时钟；
- ✧ 支持溢出中断和溢出唤醒功能；



TOCNT 为可读写的递增计数器，计数溢出到 0 时产生溢出信号，中断标志位 T0IF 将被置 1。

预分频器为 T0 与 WDT 共用，当 TOPTA=0 时，预分频器分配给 T0 使用；TOPTA=1 时，预分频器分配给 WDT 使用。不管预分频器是否分配给 T0，写 TOCNT 都将清 0 预分频计数器，预分频比保持不变。T0 计数周期 = 预分频数 / T0 时钟源频率。

当通过配置字 OSCM 选择振荡器模式为内部 HIRC+RTC32K 振荡器时，可通过 TBS 位选择外部 32768Hz 低频晶振时钟 FRTC 作为 T0 时钟，且在低功耗模式下 T0 将继续工作，溢出可唤醒。

定时器控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TM0CR	TBS	-	-	-	-	-	T1IE	T1IF
R/W	R/W	-	-	-	-	-	R/W	R/W
初始值	0	-	-	-	-	-	0	0

BIT[7] **TBS** – T0 时钟源选择位

- 0: T0 时钟源由 TOPTS 决定；
- 1: T0 时钟源为 RTC 时钟源；

BIT[1] **T1IE** – 定时器 T1 中断使能位

- 0: 屏蔽定时器 T1 中断；
- 1: 使能定时器 T1 中断；

BIT[0] **T1IF** – 定时器 T1 中断标志位

- 0: 未发生定时器 T1 中断；
- 1: 发生定时器 T1 中断，需软件清零；

定时器 T0 控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T0CR	-	INTOM	T0PTS	T0SE	T0PTA	T0PR2	T0PR1	T0PR0
R/W	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	-	0	1	1	1	1	1	1

BIT[6] **INTOM** – 外部中断 INT 触发方式选择位

0: 下降沿触发;

1: 上升沿触发;

BIT[5] **T0PTS** – T0 时钟源选择位

0: T0 时钟源为 FCPU;

1: T0 时钟源为 TC0 输入的外部时钟;

BIT[4] **T0SE** – 外部时钟 TC0 有效沿选择位

0: 外部时钟上升沿计数;

1: 外部时钟下降沿计数;

BIT[3] **T0PTA** – 预分频器分配控制位

0: 预分频器分配给 T0;

1: 预分频器分配给 WDT;

BIT[2:0] **T0PR[2:0]** – 预分频比选择位

T0PR[2:0]	T0 时钟预分频比 (T0PTA=0)	WDT 时钟预分频比 (T0PTA=1)
000	1:2	1:1
001	1:4	1:2
010	1:8	1:4
011	1:16	1:8
100	1:32	1:16
101	1:64	1:32
110	1:128	1:64
111	1:256	1:128

定时器 T0 计数器


	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T0CNT	T0C7	T0C6	T0C5	T0C4	T0C3	T0C2	T0C1	T0C0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	X	X	X	X	X	X	X	X

BIT[7:0] **T0C[7:0]** – T0 计数器，为可读写的递增计数器

7.3 定时器 T1

定时器 T1 为 8 位定时器，包含 1 个 8 位递减计数器、可编程预分频器、控制寄存器、8 位重载寄存器及 3 个 8 位比较寄存器。

- ◇ 可通过预分频比设置计数频率，可通过重载寄存器控制计数周期；
- ◇ 支持 3 路同周期的 PWM 输出，均配有单独的比较寄存器以分别设置 PWM 占空比；
- ◇ 支持 BUZ 输出；
- ◇ 支持溢出中断和溢出唤醒功能；



注：当系统主时钟源为 HIRC 时，T1 时钟源选择 FOSC，则将直接使用 FHIRC，而非 FHIRC 经 1~64 分频后时钟。

定时器 T1 控制寄存器 T1CR 中，T1PTS 位可选择 T1 的时钟源，T1PR 可选择 T1 的预分频比，所选中的时钟源通过预分频器后产生 T1 计数器 T1CNT 的计数时钟。时钟分频比可选择 1~128 分频，对 T1CNT 的写操作将使预分频器清零，分频比保持不变。

当 TC1EN=0 时，T1CNT 保持不变；当 TC1EN=1 时，T1CNT 递减计数，计数到 0 时产生 T1 溢出中断，标志位 T1IF 置 1，下一个时钟 T1LOAD 值自动载入 T1CNT 重新开始计数。写 T1LOAD 将自动加载到 T1CNT 中。

定时器 T1 可实现 BUZ 功能，当 PWM0E=0、BUZE=1 且 PWM0OE=0 时，BUZ 输出蜂鸣器驱动信号，频率为 T1 溢出频率的 2 分频。

定时器 T1 可实现 3 路共周期的 PWM 功能 (PWM0/PWM1/PWM2)，且可分别设置不同的占空比，PWMnE (n=0,1,2, 下同) 置 1 将使能 PWMn 功能，端口设为输出口后，PWMnOE 控制端口是否输出 PWM 波形。每个 PWM 周期内，计数器 T1CNT 从重载值开始递减计数：当计数到与比较寄存器 T1DATn 相等时，PWMn 信号变为高电平；当计数溢出时，PWMn 信号变为低电平。T1DATn 配有 1 个 8 位缓冲器用于与 T1CNT 比较，PWMnE=0 时写 T1DATn 将立即加载到缓冲器中，而 PWMnE=1 时写 T1DATn 则将在 T1 溢出时才载入缓冲器中。若要首个 PWM 周期准确，需先写重载寄存器和比较寄存器（设置周期和占空比），再开启定时器和 PWM 功能。

PWM_n 信号 (n=0,1,2, 下同) 的占空比计算如下:

- ✧ PWM_n 高电平时间 = (T1DAT_n) × T1CNT 计数时钟周期
- ✧ PWM_n 周期 (T1 的溢出周期) = (T1LOAD+1) × T1CNT 计数时钟周期
- ✧ PWM_n 占空比 = (T1DAT_n) / (T1LOAD+1)

端口 PWM1 可通过 PWMMD 选择输出 PWM1 信号或 PWM0 信号的波形; 端口 PWM2 可通过 PWMMD 和 PWMINV 选择输出 PWM2 信号波形、或 PWM1 信号和 PWM2 信号的组合逻辑 (同或/异或) 波形。

定时器 T1 控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1CR	TC1EN	PWM0E	BUZE	T1PTS1	T1PTS0	T1PR2	T1PR1	T1PR0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7] **TC1EN** – T1 使能控制位
0: 关闭 T1;
1: 开启 T1;

BIT[6] **PWM0E** – PWM0 使能位
0: 关闭 PWM0 功能;
1: 使能 PWM0 功能;

BIT[5] **BUZE** – BUZ 输出使能位
0: 禁止 BUZ 输出;
1: 允许 BUZ 输出;

BIT[4:3] **T1PTS[1:0]** – T1 时钟源选择位

T1PTS[1:0]	T1 时钟源
00	FCPU
01	Fosc
10	TC1 上升沿
11	TC1 下降沿

注: 当系统主时钟源为 HIRC 时, T1 时钟源选择 Fosc, 则将直接使用 FHIRC, 而非 FHIRC 经 1~64 分频后时钟。

BIT[2:0] **T1PR[2:0]** – T1 预分频比选择位

T1PR[2:0]	T1 时钟预分频比
000	1:1
001	1:2
010	1:4
011	1:8
100	1:16

101	1:32
110	1:64
111	1:128

PWM 控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PWMCR	PWM0OE	PWM1OE	PWM2OE	DBCLK	PWMMD	PWMINV	PWM1E	PWM2E
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7] **PWM0OE** – PWM0 输出使能位

- 0: 允许 PWM0/BUZ 输出;
- 1: 禁止 PWM0/BUZ 输出, 端口作为 I/O 端口;

BIT[6] **PWM1OE** – PWM1 输出使能位

- 0: 禁止 PWM1 输出, 端口作为 I/O 端口;
- 1: 允许 PWM1 输出;

BIT[5] **PWM2OE** – PWM2 输出使能位

- 0: 禁止 PWM2 输出, 端口作为 I/O 端口;
- 1: 允许 PWM2 输出;

BIT[4] **DBCLK** – T1 时钟倍频选择位

- 0: T1 时钟不倍频;
- 1: T1 时钟倍频 (仅 T1PR=000 时有效);

BIT[3] **PWMMD** – PWM 输出模式控制位

- 0: P11 口输出 PWM1 信号, P10 口输出 PWM2 信号;
- 1: P11 口输出 PWM0 信号, P10 口输出 PWM1 和 PWM2 的组合逻辑信号;

BIT[2] **PWMINV** – 组合逻辑控制位

- 0: 组合逻辑为 PWM1 同或 PWM2;
- 1: 组合逻辑为 PWM1 异或 PWM2;

BIT[1] **PWM1E** – PWM1 使能位

- 0: 关闭 PWM1 功能;
- 1: 使能 PWM1 功能;

BIT[0] **PWM2E** – PWM2 使能位

- 0: 关闭 PWM2 功能;
- 1: 使能 PWM2 功能;

定时器 T1 计数器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1CNT	T1C7	T1C6	T1C5	T1C4	T1C3	T1C2	T1C1	T1C0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	1	1	1	1	1	1	1	1

BIT[7:0] **T1C[7:0]** – T1 计数器，为可读写的递减计数器

定时器 T1 重载寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1LOAD	T1LOAD7	T1LOAD6	T1LOAD5	T1LOAD4	T1LOAD3	T1LOAD2	T1LOAD1	T1LOAD0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	1	1	1	1	1	1	1	1

BIT[7:0] **T1LOAD[7:0]** – T1 重载寄存器，用于设置 T1 的计数周期

注：定时器重载寄存器的值禁止为 0，否则定时器将无法正常工作。

定时器 T1 比较寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1DAT0	T1DAT07	T1DAT06	T1DAT05	T1DAT04	T1DAT03	T1DAT02	T1DAT01	T1DAT00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7:0] **T1DAT0[7:0]** – T1 比较寄存器 0，用于设置 PWM0 的占空比

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1DAT1	T1DAT17	T1DAT16	T1DAT15	T1DAT14	T1DAT13	T1DAT12	T1DAT11	T1DAT10
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7:0] **T1DAT1[7:0]** – T1 比较寄存器 1，用于设置 PWM1 的占空比

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T1DAT2	T1DAT27	T1DAT26	T1DAT25	T1DAT24	T1DAT23	T1DAT22	T1DAT21	T1DAT20
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7:0] **T1DAT2[7:0]** – T1 比较寄存器 2，用于设置 PWM2 的占空比

8 低电压检测 LVD

芯片内嵌低电压检测模块，通过设置 **LV DEN** 可以开启或关闭该功能，**LV DSEL** 选择电压比较值，可设置多个电压比较点，当 **VDD** 电压低于比较电压时 **LV DF** 将置 1，否则 **LV DF** 将清 0。

杂项控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
MCR	WDTEN	EIS	LVDF	LV DSEL3	LV DSEL2	LV DSEL1	LV DSEL0	LV DEN
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	1	0	0	0	0	0	0	0

BIT[7] **WDTEN** – 看门狗使能位

BIT[6] **EIS** – 外部中断源使能位

BIT[5] **LV DF** – LVD 检测标志位
0: **VDD** 电压高于比较电压，或 LVD 关闭；
1: **VDD** 电压低于比较电压；

BIT[4:1] **LV DSEL[3:0]** – LVD 比较电压选择位

LV DSEL[3:0]	LVD 电压比较值
0000	1.8V
0001	LVDI 输入电压与内部 1.08V 比较
0010	2.0V
0011	2.1V
0100	2.2V
0101	2.4V
0110	2.5V
0111	2.6V
1000	2.7V
1001	2.8V
1010	3.0V
1011	3.2V
1100	3.3V
1101	3.6V
1110	4.0V
1111	4.2V

BIT[0] **LV DEN** – LVD 功能使能位
0: 关闭 LVD 功能；
1: 开启 LVD 功能；

9 中断

本芯片中断源有外部中断（INT）、定时器中断（T0~T1）和键盘中断等。可通过寄存器控制位 GIE 屏蔽所有中断。CPU 响应中断的过程如下：

- ✧ CPU 响应中断源触发的中断请求时，自动将当前指令的下一条要执行指令的地址压栈保存，自动清 0 总中断使能位 GIE 以暂停响应后续中断。与复位不同，硬件中断不停止当前指令的执行，而是暂时挂起中断直到当前指令执行完成。
- ✧ CPU 响应中断后，程序跳到中断向量地址开始执行中断服务程序，中断服务程序应先保存累加器 A 和状态寄存器 STATUS，然后处理被触发的中断。
- ✧ 中断服务程序处理完中断后，应先恢复累加器 A 和状态寄存器 STATUS，然后执行 RETIE 返回主程序。此时芯片将自动恢复 GIE 为 1，然后从堆栈取出 PC 值，从中断产生时当前指令的下一条指令继续执行。

本芯片的中断向量地址是 0008H。

注：要使用外部中断功能或键盘中断功能，需将相应端口设为输入状态。

9.1 外部中断

本芯片有 1 路外部中断源 INT，可通过 INTOM 位选择上升或下降沿触发。外部中断触发时，中断标志（INTIF）将被置 1，若总中断使能位 GIE 为 1 且外部中断使能位（INTIE）为 1，则产生外部中断。

9.2 定时器中断

定时器 T0、T1 在计数溢出时将触发定时器中断，中断标志（T0IF、T1IF）将被置 1，若总中断使能位 GIE 为 1 且定时器中断使能位（T0IE、T1IE）为 1，则产生定时器中断。

9.3 键盘中断

本芯片有 8 路键盘中断源，可通过 KBIM 寄存器单独屏蔽，任意一路未被屏蔽的中断源的电平发生变化时，触发键盘中断，键盘中断标志（KBIF）将被置 1，若总中断使能位 GIE 为 1 且键盘中断使能位（KBIE）为 1，则产生键盘中断。

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
KBIM	KBIM7	KBIM6	KBIM5	KBIM4	KBIM3	KBIM2	KBIM1	KBIM0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7:0] **KBIMn** – P1n 口键盘中断使能位（n=7-0）

0：屏蔽端口键盘中断功能；

1：使能端口键盘中断功能；

9.4 中断相关寄存器

中断使能寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INTECON	GIE	-	-	-	-	INTIE	KBIE	TOIE
R/W	R/W	-	-	-	-	R/W	R/W	R/W
初始值	0	-	-	-	-	0	0	0

BIT[7] **GIE** – 总中断使能位

0: 屏蔽所有中断;

1: 中断源是否产生中断由相应的中断控制位决定;

BIT[2] **INTIE** – INT 中断使能位

0: 屏蔽 INT 中断;

1: 使能 INT 中断;

BIT[1] **KBIE** – 键盘中断使能位

0: 屏蔽键盘中断;

1: 使能键盘中断;

BIT[0] **TOIE** – 定时器 T0 中断使能位

0: 屏蔽定时器 T0 中断;

1: 使能定时器 T0 中断;

中断标志寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INTFLAG	-	-	-	-	-	INTIF	KBIF	TOIF
R/W	-	-	-	-	-	R/W	R/W	R/W
初始值	-	-	-	-	-	0	0	0

BIT[2] **INTIF** – INT 中断标志位

0: 未发生 INT 中断;

1: 发生 INT 中断, 需软件清零;

BIT[1] **KBIF** – 键盘中断标志位

0: 未发生键盘中断;

1: 发生键盘中断, 需软件清零;

BIT[0] **TOIF** – 定时器 T0 中断标志位

0: 未发生定时器 T0 中断;



1: 发生定时器 T0 中断, 需软件清零;



10 特性曲线

注：本章节所列特性曲线图为抽样实测数据，仅作为应用参考，部分数据因生产工艺偏差，可能与实际芯片不符；为保证芯片能正常工作，请确保其工作条件符合电气特性参数说明。


10.1 I/O 特性




IO 输出高电平驱动电流 VS 输出电平








IO 输出低电平驱动电流 VS 输出电平








输入高低电平 VS 电源电压



上拉电阻 VS 电源电压




下拉电阻 VS 电源电压




10.2 功耗特性


内部 16M 动态功耗 VS 电源电压




内部 8M 动态功耗 VS 电源电压




内部 4M 动态功耗 VS 电源电压




内部 2M 动态功耗 VS 电源电压




内部 1M 动态功耗 VS 电源电压




内部 455K 动态功耗 VS 电源电压




外部 16M 晶振动态功耗 VS 温度




外部 16M 晶振动态功耗 VS 电源电压




外部 8M 晶振动态功耗 VS 温度




外部 8M 晶振动态功耗 VS 电源电压




外部 4M 晶振动态功耗 VS 温度




外部 4M 晶振动态功耗 VS 电源电压




外部 2M 晶振动态功耗 VS 电源电压




外部 1M 晶振动态功耗 VS 电源电压



外部 455K 晶振动态功耗 VS 温度




外部 455K 晶振动态功耗 VS 电源电压




LIRC 动态功耗 VS 电源电压




LIRC 动态功耗 VS 温度




外部 32768 晶振动态功耗 VS 电源电压




RTC 模式 (外部 32768 晶体) 功耗 VS 温度




RTC 模式 (外部 32768 晶体) 功耗 VS 电源电压




STOP 功耗 VS 温度




STOP 功耗 VS 电源电压



WDT 功耗 VS 温度








WDT 功耗 VS 电源电压






10.3 模拟电路特性



LVD 电压 VS 温度









HIRC 16M 频率





HIRC 8M 频率








HIRC 4M 频率




HIRC 2M 频率





HIRC 1M 频率







HIRC 455K 频率




外部 16M 晶振起振、维持振荡电压 VS 温度




外部 8M 晶振起振、维持振荡电压 VS 温度




外部 4M 晶振起振、维持振荡电压 VS 温度



外部 455K 晶振起振、维持振荡电压 VS 温度




LIRC 32K 频率



10.4 最低工作电压 VS 系统时钟 FCPU 关系图

系统最低工作电压和系统工作频率 FCPU 有关，不同的工作频率 FCPU 最低工作电压不同。

如下图所示,当工作频率提高时系统正常工作电压也随之提高,但由于 POR 电压固定(1.2V@25°C),在系统最低工作电压和 POR 电压之间就会出现一个不能正常工作的电压区域,此区域系统不能正常工作也不会产生 POR 复位,称之为死区,所以必须根据不同的工作频率设置大于死区电压的 LVR 电压,以避免出现死区。




考虑到批量稳定性，建议 LVR 电压值高于死区电压 0.3V，故推荐 LVR 电压参照下表选择。如果使用外部晶体振荡器，LVR 电压值一定要高于晶体最低起振电压值。


FCPU 频率 (Hz)	死区电压 (V)	推荐 LVR 电压值 (V)
8M	2.7	3.0
4M	1.9	2.7
2M	1.5	2.0
1M	1.4	2.0
500K	1.2	2.0
32768/2	1.2	1.8

11 封装尺寸


11.1 SOP14



11.2 DIP14




11.3 SOP8




SYMBOL	MILLIMETER		
	MIN	TYP	MAX
A	-	-	1.77
A1	0.08	0.18	0.28
A2	1.20	1.40	1.60
A3	0.55	0.65	0.75
b	0.39	-	0.48
b1	0.38	0.41	0.43
c	0.21	-	0.26
c1	0.19	0.20	0.21
D	4.70	4.90	5.10
E	5.80	6.00	6.20
E1	3.70	3.90	4.10
e	1.27BSC		
L	0.50	0.65	0.80
L1	1.05BSC		
θ	0	-	8°

11.4 DIP8




SYMBOL	MILLIMETER		
	MIN	TYP	MAX
A	3.60	3.80	4.00
A1	0.51	-	-
A2	3.10	3.30	3.50
A3	1.50	1.60	1.70
b	0.44	-	0.53
b1	0.43	0.46	0.48
B1	1.52BSC		
c	0.25	-	0.31
c1	0.24	0.25	0.26
D	9.05	9.25	9.45
E1	6.15	6.35	6.55
e	2.54BSC		
eA	7.62BSC		
eB	7.62	-	9.50
eC	0	-	0.94
L	3.00	-	-

11.5 SOT23-6



SYMBOL	MILLIMETER		
	MIN	TYP	MAX
A	-	-	1.35
A1	0.04	-	0.15
A2	1.00	1.10	1.20
A3	0.55	0.65	0.75
b	0.30	-	0.50
b1	0.30	0.40	0.45
c	0.08	-	0.22
c1	0.08	0.13	0.20
D	2.72	2.92	3.12
E	2.60	2.80	3.00
E1	1.40	1.60	1.80
e	0.95BSC		
L	0.30	-	0.60
θ	0	-	8°

11.6 TSSOP8



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	-	-	1.20
A1	0.05	-	0.15
A2	0.90	1.00	1.05
A3	0.34	0.44	0.54
b	0.20	-	0.28
b1	0.20	0.22	0.24
c	0.10	-	0.19
c1	0.10	0.13	0.15
D	2.83	2.93	3.03
E	6.20	6.40	6.60
E1	4.30	4.40	4.50
e	0.62BSC		
L	0.45	0.60	0.75
L1	1.00REF		
θ	0	-	8°

12 修订记录

版本	修订日期	修订内容
V1.0	2015-01-19	新建
V1.1	2015-03-16	去除 OTP 低功耗配置字；更新 FCPU=8M 的最低工作电压；增加封装的外形尺寸图
V1.2	2015-07-16	更改 POR/LVR/LVD 说明；更改 IO 驱动能力配置说明；增加 TSSOP8 封装形式
V1.3	2015-11-03	修改寄存器 KBIM 定义；去除 OTP 烧录 0.5K 模式
V1.4	2016-09-09	直流参数拉电流项中增加不含 P13 脚的提示
V1.5	2017-10-09	修改配置字 WDTT、VLVRS 定义；修改工作电压参数和 HIRC 参数
V1.6	2018-05-10	修改数据存储器映射表中的 SFR 名称笔误
V1.7	2018-06-29	调整文档内容与排版；去除 POR 参数，修改 LVD 内部基准电压参数